ecddbee0-8495-486a-a3a0-f9806cbe6ced
Der Nachfolger von AMDs EPYC Turin-CPUs mit Zen 5-Kernen sollen Gerüchten zufolge EPYC Venice heißen und über die Zen 6-Architektur verfügen, berichtet Das Mooresche Gesetz ist tot.
AMD EPYC Venice Server-CPUs sollen Gerüchten zufolge über 200 Zen 6-Kerne mit neu gestaltetem L2/L3-Cache und HBM-SKUs enthalten
Während die Details relativ sind Im Moment vage, wenn man bedenkt, dass dieses Produkt voraussichtlich nicht vor 2025+ auf den Markt kommen wird, sieht es so aus, als hätte MLID sehr frühe Details zum Codenamen in die Hände bekommen, und das Marketing von AMD hat „Venice“ für seine EPYC-Reihe der nächsten Generation entwickelt. Benannt nach der Hauptstadt der Region Venetien im Nordosten Italiens, wird das EPYC Venice Lineup voraussichtlich ein riesiges Update für Server sein.
MSIs Top-X570-Motherboards erhalten die neueste AMD AGESA 1.2.0.7 BIOS-Firmware, behebt fTPM Probleme ein für allemal
Einige Details, die geteilt werden, enthalten Verweise auf die AMD Zen 6-Kerne, obwohl nicht bekannt ist, ob das rote Team sein Zen-Benennungsschema über 2025 hinaus fortsetzen oder zu etwas anderem wechseln wird. Das Serversegment wird mit der EPYC-Namenskonvention fortgeführt. Es wird gesagt, dass Zen 6 oder die x86-Architektur nach Zen 5 einen sehr hybriden Kerndesignansatz verwenden und über 200 Kerne (eine konservative Schätzung) mit Gerüchten von bis zu 384 Kernen pro Sockel bieten können. Es wird nicht erwähnt, ob die CPU mit der SP5-Plattform kompatibel sein wird, aber es sieht so aus, als ob Turin und sein Nachfolger auf Zen 5C die letzten EPYC-Chips für die kommende Plattform sein könnten. Der SP5-Sockel wird bis 2025 dauern, was ein guter Zeitrahmen ist, um ein Update bereitzustellen.
Was die Upgrades in der Architektur selbst betrifft, gab der Leaker auch an, dass dies von AMD erwartet wird das L2-und L3-Cache-System komplett neu gestalten. Die Infinity Cache-Architektur wird ebenfalls eine große Änderung erfahren. Außerdem wird HBM in den meisten Produktlinien zum Standard, und der Speicherstandard wird in EPYC-CPUs der nächsten Generation eine große Rolle spielen. Das integrierte HBM-Hybriddesign, das in EPYC integriert ist, kann verwendet werden, um IPC innerhalb derselben Kernanzahl zu skalieren. Ein interessantes und wichtiges Detail ist, dass Tom auch davon ausgeht, dass Zen 5-basierte EPYC-Angebote zu den ersten AMD EPYC-Serverprodukten gehören werden, die HBM-Designs aufweisen, während EPYC Venice sie über mehrere SKUs hinweg standardisieren wird.
Am Ende, Obwohl sich das alles großartig anhört, sollte man bedenken, dass wir über Produkte sprechen, die in 3-4 Jahren auf den Markt kommen, und in der Zwischenzeit kann sich viel ändern. Aber es sieht so aus, als ob EPYC Venice von AMD tatsächlich eine Sache sein könnte und wir können es kaum erwarten, es in ein paar Jahren in Aktion zu sehen!
