Intel hat offiziell seinen Nachfolger der nächsten Generation seines Flaggschiffs vorgestellt Xe GPU, die Ponte Vecchio, bekannt als Rialtobrücke. Der neue Grafikchip ist für die nächste Generation von KI-und HPC-Rechenzentrumssegmenten konzipiert und zielt auf AMDs CDNA-und NVIDIAs CUDA-Prozessoren ab.
Intel Rialto Bridge GPU vorgestellt: Nachfolger von Ponte Vecchio mit 25 % mehr Kernen, Erhöhte Flops, ausgerichtet auf AMD-und NVIDIA-GPUs für Rechenzentren
Die Intel Rialto Bridge-GPU kann als aktualisierte Version von Ponte Vecchio mit mehr Kernen, mehr Flops, mehr Bandbreite und mehr GT/s angesehen werden. Intel hat nicht viele Details preisgegeben, behauptet jedoch, dass Rialto Bridge bis zu 160 Xe-Kerne aufweisen wird. Wir wissen noch nicht, ob dies die gleichen Kerne wie die aktuellen Ponte Vecchio-GPUs sind oder auf einer brandneuen Architektur basieren, aber es sieht so aus, als ob letzteres zutreffen könnte.
Intel Falcon Shores XPU To Push High-Performance-Computing bis zum Äußersten mit x86-CPU-und Xe-GPU-Konfigurationen mit mehreren Kacheln, die auf über das Fünffache der Leistung pro Watt abzielen
Heute kündigen wir unseren Nachfolger dieser leistungsstarken Rechenzentrums-GPU mit dem Codenamen Rialto Bridge an. Durch die Weiterentwicklung der Ponte-Vecchio-Architektur und die Kombination verbesserter Kacheln mit der Next-Process-Node-Technologie wird Rialto Bridge eine deutlich höhere Dichte, Leistung und Effizienz bieten und gleichzeitig Softwarekonsistenz bieten.
Intels Rialto Bridge wird benannt nach der gleichnamigen Brücke, die die älteste der vier Brücken ist, die den Canal Grande in Venedig, Italien, überspannen. So war es bei Ponte Vecchio und es sieht so aus, als würde die nächste Generation, die nach Rialto kommt, auch nach einer ikonischen Brücke benannt werden. Laut Intel wird seine Rialto-Bridge-GPU die nächste Generation von KI-und HPC-Rechenzentrumslösungen antreiben und gleichzeitig auf die AMD CDNA-und NVIDIA CUDA-Beschleuniger abzielen.
In Bezug auf die Spezifikationen: Wir wissen nur, dass die Rialto Bridge GPU bis zu 160 Xe-Kerne in ihrem brandneuen OAM v2-Formfaktor beherbergen wird. Aber neben der Enthüllung der Spezifikationen gibt uns Intel auch einen ersten Blick auf den Chip selbst und es gibt einige Dinge, die wir analysieren können. Die größte Änderung an der GPU betrifft das GPU-Die-Layout. Während Ponte Vecchio 16 Xe-HPC-Dies mit jeweils 8 Xe-Kernen für insgesamt 128 Kerne oder 16.384 ALUs hat, kommt die Rialto-Bridge-GPU mit 8 16 Xe-HPC-Dies. Das sollten also 20 Xe-Kerne pro Die für insgesamt 160 Xe-Kerne auf den 8 Dies sein. Das rundet auf 20.480 ALUs auf, was eine Steigerung von 25 Prozent gegenüber dem Vorgänger ist.
Der Rest der GPU-Struktur der Rialto-Brücke ist mit zwei Xe-Link-Kacheln und acht HBM-Kacheln ziemlich identisch mit der Ponte-Vecchio-GPU (HBM3) mit vier HBM-Stapeln, die an jede Rechenkachel gebunden sind (4 Xe-HPC-Dies). Außerdem befinden sich die passiven Die-Versteifungen um die Rechenkacheln herum, während die Xe-Link-und HBM3-Kacheln über eine EMIB-Kachel mit der Rechenkachel verbunden sind. Die Foveros-Chip-Verbindung wird von der Rechenkachel verwendet, um mit dem Rest der Xe Dies zu kommunizieren. Wir kennen die tatsächliche Variation jeder Kachel noch nicht, aber sie sollte auf dem neuen Design von Foveros Omni (3. Generation) basieren. Es sieht auch so aus, als ob die Rambo-Cache-Kachel fehlt, aber es ist sehr wahrscheinlich, dass der Cache angesichts der Erhöhung der Würfelgröße jeder Compute-Kachel jetzt auf der Compute-Kachel selbst angezeigt wird, anstatt ihn separat auf einer eigenen Kachel zu haben.
Intels skalierbare Sapphire Rapids HBM-Xeon-CPUs mit 64 GB HBM2e-Speicher bieten eine bis zu 3-fache Leistungssteigerung gegenüber Ice-Lake-Xeons
In Bezug auf die Leistung hat Intel dies nicht getan keine eindeutigen Zahlen preisgegeben und nur angegeben, dass wir mit mehr FLOPs, GT/s und erhöhter Bandbreite rechnen sollten. Die erhöhte Bandbreite sollte von den aktualisierten HBM3-Speicherchips kommen. Die Ponte-Vecchio-GPUs sind bereits mit bis zu 128 GB VRAM-Kapazität ausgestattet, das sollte also das sein, was wir auch bei den Rialto-Bridge-GPUs sehen, aber Intel könnte es noch höher stapeln.
Es folgt die vollständige Intel Rialto Bridge-Die-Konfiguration, die wir im Moment sezieren können:
8 Xe HPC (intern/extern) 2 Xe Base (intern) 11 EMIB (intern) 2 Xe Link (extern) 8 HBM (extern)
Intel hasn Es gibt keine Veröffentlichungszeit oder Details zum Prozessknoten für die Rialto-Bridge-GPU, aber es ist wahrscheinlich, dass wir Mitte 2023 mehr darüber hören werden, wenn es den ersten Kunden als Muster zur Verfügung gestellt wird und eine Markteinführung, die entweder Ende 2023 oder 1H anstrebt von 2024.
