Die vollständigen Spezifikationen von AMDs EPYC 9004 Genoa-X-und Bergamo-CPUs mit den neuesten Zen 4 V-Cache-und Zen 4C-Kernen wurden von YuuKi_AnS geleakt. Der Leaker hat zuvor die Spezifikationen für die Standard-Zen-4-Teile geteilt, und jetzt können wir sehen, was die spezialisierten Zen-4-Familien bieten würden.
AMD EPYC 9004 CPU-Familienspezifikationen und SKUs durchgesickert, EPYC Genoa-X Mit Zen 4 3D V-Cache & Bergamo Mit Zen 4C-Kernen
Die AMD Zen 4-Reihe wird in drei Familien aufgeteilt, das Standard-Zen 4 für EPYC Genoa, das Compute Density-Optimized Zen 4C für EPYC Bergamo , und der Cache-optimierte Zen 4 V-Cache innerhalb der EPYC Genoa-X-Serie. Darüber hinaus wird das Lineup ein kostenoptimiertes Einstiegs-Serverangebot namens EPYC Siena umfassen, das dieselben Zen 4-Kerne aufweisen wird, jedoch auf einer völlig neuen Plattform namens SP6, die sich erneut auf die Optimierung der Gesamtbetriebskosten im Vergleich zu SP5 konzentriert. Die Produktreihe wird unter der EPYC 8004-Familie gebrandmarkt.
Was das Leck betrifft, war YuuKi_AnS der erste, der die Spezifikationen der gesamten EPYC 9004 Genua-Produktreihe von AMD preisgegeben hat, und jetzt hat er den Zen 4C-betriebenen EPYC Bergamo & Zen 4 V-Cache-betriebene EPYC Genoa-X-Chips ebenfalls. Beginnend mit den EPYC Bergamo-Teilen hat der Leaker zwei Chips aufgelistet, den EPYC 9734 und den EPYC 9754.
Die Chips bieten jeweils 112/224 und 128/256 Kerne und Threads, und beide rocken insgesamt 256 MB Cache (L3). Die CPU-Taktraten liegen zwischen 2,0 und 2,15 GHz, während die TDPs mit 340 W für die 112-Core-und 360 W für die 128-Core-SKU bewertet wurden. Jede CPU verfügt über 8 Zen 4C CCDs und jede CCD würde 16 Kerne packen. Die CPUs sind mit 256 MB Cache oder 32 MB L3-Cache pro CCD ausgestattet.
Beim Übergang zu den AMD EPYC Genoa-X-SKUs hat der Leaker vier CPU-Modelle aufgelistet. Ganz oben beginnen wir mit dem EPYC 9684X mit 96 Kernen und 192 Threads bei einer TDP von 400 W, einem EPYC 9384X mit 32 Kernen und 64 Threads mit einer Nennleistung von 320 W, dem EPYC 9284X mit 24 Kernen und 48 Threads bei ebenfalls 320 W und schließlich haben wir den EPYC 9148X mit 16 Kernen und 32 Threads, ebenfalls mit einer Nennleistung von 320 W.
Die L3-Cache-Konfigurationen für diese vier Varianten betragen 1152 MB für den 96-Kern, 384 MB für den 32-Kern, 256 MB für die 24-Core-und 192 MB für die 16-Core-Varianten. Die Taktgeschwindigkeitsdaten sind für die Genoa-X-Teile nicht verfügbar, aber der Leaker hat die Produktpositionierung für jede SKU aufgelistet, was es uns erleichtert, den Kernmarkt für jeden Chip zu verstehen.
AMD EPYC Genoa-X „Zen 4 3D V-Cache“ & Bergamo „Zen 4C“ CPU Family Leak (Credits: YuuKi_AnS):
AMD EPYC Bergamo CPUs – 4nm Zen 4 & Up To 128 Kerne
Die EPYC Bergamo-Chips werden bis zu 128 Kerne aufweisen und zielen auf die HBM-betriebenen Xeon-Chips zusammen mit Serverprodukten von Apple und Google mit höheren Kernzahlen (ARM-Architektur). Sowohl Genoa als auch Bergamo werden denselben SP5-Sockel verwenden und der Hauptunterschied besteht darin, dass Genoa für höhere Taktraten optimiert ist, während Bergamo für Workloads mit höherem Durchsatz optimiert ist.
AMD EPYC Genoa-X CPUs – 5 nm Zen 4 & Bis zu 1,152 GB L3-Cache
Die Genoa-X-CPUs werden voraussichtlich Ende Q3/Anfang Q1 2023 in Produktion gehen und Mitte 2023 auf den Markt kommen. Sie werden eine ähnliche Designmethodik wie die Milan-X-Chips mit 3D-V-Cache als „Large L3“ sind ein hervorstechendes Merkmal der Produktpalette. Während Milan-X über bis zu 768 MB L3-Cache verfügt, werden Genoa-X-CPUs über 1 GB L3-Cache verfügen und die gleichen 96 Kerne basierend auf dem Zen 4-Design rocken. Insgesamt wird SP5 also drei EPYC-Familien haben.
Die Standard-Zen-4-Reihe wird bis zu 12 CCDs, 96 Kerne und 192 Threads enthalten. Jeder CCD wird mit 32 MB L3-Cache und 1 MB L2-Cache pro Kern geliefert. Die EPYC 9004-CPUs enthalten die neuesten Anweisungen wie BFLOAT16, VNNU, AVX-512 (256b-Datenpfad), adressierbaren Speicher von 57b/52b und ein aktualisiertes IOD mit einer internen AMD Gen3 Infinity Fabric-Architektur mit höherer Bandbreite (Die-To-Die Interconnect).
Die Plattform wird Unterstützung für 12 DDR5-Kanäle mit bis zu 4800 Mbit/s DIMM-Unterstützung und Optionen für 2,4,6,8,10,12 Interleaving bieten. Sowohl RDIMM als auch 3DS RDIMM werden mit 2 DIMMs pro Kanal für bis zu 6 TB/Kapazität pro Sockel unterstützt (unter Verwendung von 256 GB 3DS RDIMMs). Auf der 2P-Plattform stehen 160 Gen-5-Lanes, 12 PCIe-Gen-3-Lanes (8 Lanes auf 1P), 32 SATA-Lanes, 64 IO-Lanes zur Verfügung, die CXL 1.1+ mit Verzweigungen bis hinunter zu x4 und SDCI (Smart Data Cache Injection) unterstützen.
‘AMDs EPYC 9000″Genoa”CPU-Reihe für Server wird eine enorme Leistungssteigerung bieten. Wir haben bereits eine Teilkonfiguration mit 128 Kernen/256 Threads gesehen, die alle Serverchips der aktuellen Generation besiegt hat, sodass eine Dual-Socket-Konfiguration mit 192 Kernen und 384 Threads mit Sicherheit einige Weltrekorde brechen wird. Die AMD EPYC 9000 Genoa CPU-Reihe wird voraussichtlich in den nächsten Monaten auf die Server kommen.
