La arquitectura del conjunto de instrucciones de código abierto RISC-V está ganando más atención generalizada a raíz de Se rumorea que Intel oferta $ 2 billones por SiFive , la casa de diseño RISC-V líder en la industria. Desafortunadamente, RISC-V ha sido relegado durante mucho tiempo a chips y microcontroladores más pequeños, lo que limita su atractivo. Sin embargo, eso debería cambiar pronto, ya que RISC-V International, la organización que supervisa el desarrollo de la arquitectura del conjunto de instrucciones (ISA) de RISC-V, tiene anunció planes para extender la arquitectura a aplicaciones de computación, inteligencia artificial y supercomputación de alto rendimiento.
El ISA de código abierto RISC-V se introdujo por primera vez en 2016, pero los primeros núcleos solo eran adecuados para microcontroladores y algunos diseños básicos de sistema en chip. Sin embargo, después de varios años de desarrollo, numerosos desarrolladores de chips (p. Ej., Alibaba) han creado diseños destinados a centros de datos en la nube, cargas de trabajo de IA (como Tenstorrent dirigido por Jim Keller ) y aplicaciones de almacenamiento avanzadas (por ejemplo, Seagate, Western Digital).
Esto significa que hay mucho interés por parte de los desarrolladores en los chips RISC-V de alto rendimiento. Pero para fomentar la adopción de RISC-V ISA por aplicaciones de borde, HPC y supercomputación, la industria necesita un ecosistema de hardware y software más sólido (junto con compatibilidad con aplicaciones heredadas y puntos de referencia). Ahí es donde entra en juego el RISC-V SIG para HPC.
En este punto, el RISC-V SIG-HPC tiene 141 miembros en su lista de correo y 10 miembros activos en investigación, academia y la industria de chips. La tarea clave para el SIG en crecimiento es proponer varias instrucciones y extensiones nuevas específicas de HPC y trabajar con otros grupos técnicos para garantizar que los requisitos de HPC se tengan en cuenta para la ISA en evolución. Como parte de esta tarea, el SIG debe definir los requisitos de AI/HPC/edge y trazar una ruta de función y capacidad hasta un punto en el que RISC-V sea competitivo frente a Arm, x86 y otras arquitecturas.
Hay breves metas a plazo para el RISC-V SIG-HPC, también. En 2021, el grupo se centrará en el ecosistema de software HPC. En primer lugar, el grupo planea encontrar software de código abierto (puntos de referencia, bibliotecas y programas reales) que pueda funcionar con RISC-V ISA de inmediato. Este proceso está configurado para ser automatizado. Las primeras investigaciones estarán dirigidas a aplicaciones como GROMACS, Quantum ESPRESSO y CP2K; bibliotecas como FFT, BLAS y GCC y LLVM; y puntos de referencia como HPL y HPCG. El RISC-V SIG-HPC desarrollará una hoja de ruta más detallada después de que se solidifique el ecosistema. El objetivo a largo plazo de RISC-V SIG es construir un ecosistema de código abierto de hardware y software que pueda abordar aplicaciones emergentes que exigen rendimiento y, al mismo tiempo, satisfacer las necesidades heredadas. ¿Cuántos años llevará eso? ? Solo el tiempo lo dirá, pero la aceptación de la industria por parte de los grandes jugadores, como Intel, ciertamente ayudaría a acelerar esa línea de tiempo.
