« lehdistötiedote »
Samsung aloittaa sirutuotannon 3nm:n prosessiteknologialla GAA-arkkitehtuurilla
Optimoidulla 3 nm:n prosessilla saavutetaan 45 % vähemmän virrankulutusta, 23 % parempi suorituskyky ja 16 % pienempi pinta-ala verrattuna 5 nm:n prosessiin
Samsung Foundry Businessin ja Semiconductor R&D Centerin johtajat pitävät kolmea sormea pystyssä symbolina 3nm juhlii yrityksen ensimmäistä 3nm-prosessin tuotantoa GAA-arkkitehtuurilla.
Samsung Electronics, maailman johtava puolijohdeteknologian valmistaja y, ilmoitti tänään, että se on aloittanut 3 nanometrin (nm) prosessisolmunsa ensimmäisen tuotannon, joka käyttää Gate-All-Around (GAA)-transistoriarkkitehtuuria.
Multi-Bridge-Channel FET (MBCFET™), Samsungin ensimmäistä kertaa käyttöön otettu GAA-tekniikka uhmaa FinFETin suorituskykyrajoituksia ja parantaa tehokkuutta alentamalla syöttöjännitetasoa ja parantaa suorituskykyä lisäämällä taajuusmuuttajan virtakapasiteettia.
Samsung käynnistää ensimmäisen sovelluksen. nanolevytransistorin puolijohdesiruilla korkean suorituskyvyn, pienitehoisten tietojenkäsittelysovellusten ja suunnitelmien laajentamiseksi mobiiliprosessoreihin.
“Samsung on kasvanut nopeasti, kun jatkamme johtajuuden osoittamista seuraavan sukupolven tekniikoiden soveltamisessa valmistukseen, kuten valimoteollisuuden ensimmäinen High-K Metal Gate, FinFET sekä EUV. Pyrimme jatkamaan tätä johtajuutta maailman ensimmäisellä 3 nm:n prosessilla MBCFET™:n avulla”, sanoi tri Siyoung Choi, Samsung Electronicsin johtaja ja valimoliiketoiminnan johtaja.”Jatkamme aktiivista innovointia kilpailukykyisen teknologian kehittämisessä ja rakennamme prosesseja, jotka auttavat nopeuttamaan teknologian kypsyyttä.”
Suunnittelun ja teknologian optimointi maksimoitavalle PPA:lle
Samsungin patentoima teknologia hyödyntää nanoarkkeja, joissa on leveämmät kanavat, mikä mahdollistaa paremman suorituskyvyn ja paremman energiatehokkuuden verrattuna GAA-teknologioihin, joissa käytetään nanolankoja, joissa on kapeammat kanavat. 3nm GAA-teknologiaa hyödyntäen Samsung pystyy säätämään nanoarkin kanavan leveyttä optimoidakseen virrankulutuksen ja suorituskyvyn vastaamaan asiakkaiden eri tarpeisiin.
In Lisäksi GAA:n suunnittelun joustavuus on erittäin edullinen suunnitteluteknologian yhteisoptimoinnissa (DTCO),1 mikä auttaa lisäämään tehon, suorituskyvyn ja alueen (PPA) etuja. Verrattuna 5 nm:n prosessiin, ensimmäisen sukupolven 3 nm:n prosessi voi vähentää virrankulutusta jopa 45 %, parantaa suorituskykyä 23 % ja pienentää pinta-alaa 16 % verrattuna 5 nm:iin, kun taas toisen sukupolven 3 nm:n prosessi vähentää virrankulutusta jopa enemmän. 50 %, parantaa suorituskykyä 30 % ja pienentää pinta-alaa 35 %.
3nm:n suunnitteluinfrastruktuurin ja-palvelujen tarjoaminen SAFE™-kumppaneiden kanssa
Teknologian solmujen pienentyessä ja sirpaloituessa Suorituskykyvaatimukset kasvavat, IC-suunnittelijat kohtaavat haasteita käsitellä valtavia tietomääriä varmistaakseen monimutkaiset tuotteet, joissa on enemmän toimintoja ja tiukempi skaalaus. Tällaisten vaatimusten täyttämiseksi Samsung pyrkii tarjoamaan vakaamman suunnitteluympäristön, joka auttaa lyhentämään suunnittelu-, todentamis-ja kirjautumisprosessiin kuluvaa aikaa ja lisäämään samalla tuotteiden luotettavuutta.
Vuoden 2021 kolmannesta neljänneksestä lähtien Samsung Electronics on tarjonnut todistettua suunnitteluinfrastruktuuria kattavalla valmistelutyöllä Samsung Advanced Foundry Ecosystem (SAFE™)-kumppaneiden, kuten Ansysin, Cadencen, Siemensin ja Synopsysin, kanssa auttaakseen asiakkaita viimeistelemään tuotteensa lyhyemmässä ajassa.
« lehdistötiedotteen loppu »
