Felhívjuk figyelmét, hogy ez a bejegyzés pletykaként van megjelölve.
AMD EPYC „Venice” Zen6 pletykák
Feltűnt néhány nagyon korai pletyka az AMD első tervezett Zen6-járól.
Tom a Moore törvényéből halott megosztotta néhány kezdeti információt a Zen6 architektúra jövőbeli EPYC megvalósításáról. Meg kell jegyezni, hogy nem világos, hogy az AMD továbbra is a Zen elnevezést fogja-e használni jövőbeli architektúrájában, de a kiszivárogtató azt állítja, hogy ezt az információt kétszer is ellenőrizték, és egyelőre érvényben kell maradniuk. Ez természetesen nem zárja ki annak lehetőségét, hogy az AMD a jövőben módosítsa az ütemtervet.
Az AMD még csak most adta ki a 3. generációs EPYC frissítését 3D V-Cache-vel, míg a Zen6 architektúrát tartalmazó EPYC sorozat állítólag kódneve „Velence” 3 generációval később érkezik. Ezért nyugodtan feltételezhető, hogy a Velence a legjobb esetben is 2024-es termék.
A videó szerint az EPYC Venice teljesen újratervezett L2/L3 gyorsítótárat tartalmazna, és nagymértékben függne a HBM implementációitól. Ebben a szakaszban az AMD valószínűleg a 3D stackelési technológiát fogja használni, így a nagy L3 gyorsítótárak és a HBM memória érdekes kombinációit láthatjuk majd egymás mellett.
A műszaki adatok tekintetében nem sok minden van Ismert, ezért lehet, hogy a Zen6 újabb aljzatot használ, és még Torinónál is gyorsabb DDR5 memóriaváltozatokat támogat. Egyértelmű, hogy az EPYC 7006 sorozatnak több mint 200 magot kell tartalmaznia, amiről már a Zen5 alapú EPYC esetében is pletykáltak.
Forrás:
A következő videó időbélyeggel van ellátva
[Moore törvénye meghalt] AMD EPYC Venice ZEN 6 szivárgás, Lovelace Power Segments, AMD ZEN 4, Intel ARC indítása | Április laza véget ér (3929 megtekintés)
