Un possibile campione di ingegneria della CPU AMD EPYC 7004″Genoa”è stato individuato all’interno Database Geekebench 5. Il campione non ci fornisce molte informazioni se è veramente un chip Genoa, ma c’è un aspetto che potrebbe confermare che potrebbe effettivamente essere il caso.

Ingegneria CPU AMD 5nm EPYC 7004″Genoa”avvistata all’interno di Geekbench 5: Dispone di 32 core Zen 4, 32 MB di cache L2, 128 MB di cache L3 e clock fino a 4,6 GHz

Il chip trapelato è identificato come un campione AMD Engineering con il nome in codice”100-000000866-01″e assomiglia molto a una versione aggiornata del precedente sample di Genova che è trapelato a marzo.

GPU AMD RDNA 3’GFX11’Ottieni il primo supporto Mesa, la tecnologia grafica RADV aggiunge i Task Shader

Questo specifico chip AMD EPYC Genoa è fabbricato sul nodo di processo a 5 nm e eseguirà un totale di 32 core Zen 4 e 64 thread. In termini di velocità di clock, si dice che la CPU presenti un clock di base di 1,20 GHz mentre il boost all-core è valutato a 4,60 GHz.

Questo è un aumento del 35% rispetto al chip precedente che era in esecuzione a una velocità di clock massima di 3,4 GHz. Ora, queste sono velocità di clock preliminari e non possiamo dire con certezza quanto bene quei clock siano stati mantenuti durante i test. La nostra ipotesi non è così buona considerando i punteggi più bassi rispetto al campione a 3,4 GHz.

La CPU campione di ingegneria AMD EPYC 7004 Genoa 32 Core è stata individuata all’interno del database di benchmark Geekbench. (Crediti immagine: Benchleaks)

Per quanto riguarda la cache, la cache L3 rimane di 32 MB per CCD e questo chip a 32 core racchiude quattro CCD Zen 4 che forniranno 128 MB di cache L3. La cache L2 d’altra parte vede un enorme aumento con un aumento di 2 volte rispetto all’attuale design Zen 3. La CPU AMD EPYC Genova racchiude 1 MB di cache L2 per core, quindi sono 32 MB di cache L2 sul chip, mentre una variante a 32 core all’interno della gamma Zen 3 presenterebbe solo 16 MB di cache L2. Tieni presente che questo è solo un chip a quattro chip mentre i chip di punta Genoa porteranno fino a 12 chiplet per un totale di 96 MB di cache L2.

La piattaforma ne prevedeva 384. GB di memoria che dovrebbero essere DDR5 poiché Genova utilizza un IMC DDR5 anziché DDR4 sulle CPU Zen 3 EPYC esistenti. La piattaforma Pegatron è stata testata su acceleratori PCIe A100 80 GB di NVIDIA. Le CPU AMD EPYC Genoa basate sul nodo di processo a 5 nm offriranno fino a 96 core quando atterreranno sulla nuova piattaforma SP5 entro la fine dell’anno. Ci aspettiamo un enorme miglioramento delle prestazioni sia single che multi-core e questa perdita è evidente.

Famiglia di CPU AMD EPYC:

Nome famigliaAMD EPYC NapoliAMD EPYC RomaAMD EPYC MilanoAMD EPYC Milano-XAMD EPYC GenovaAMD EPYC BergamoAMD EPYC TorinoAMD EPYC Venezia Family BrandingEPYC 7001EPYC 7002EPYC 7003EPYC 7003X?EPYC 7004?EPYC 7005?EPYC 7006?EPYC 7007? Lancio della famiglia2017201920212022202220232024-2025?Architettura CPU 2025+Zen 1Zen 2Zen 3Zen 3Zen 4Zen 4CZen 5Zen 6? Nodo di processo14nm GloFo7nm TSMC7nm TSMC7nm TSMC5nm TSMC5nm TSMC3nm TSMC?TBD Nome piattaformaSP3SP3SP3SP3SP5SP5SP5TBD SocketLGA 4094LGA 4094LGA 4094LGA 4094LGA 6096LGA 6096LGA 6096TBD Numero massimo di core32646464386128? Numero massimo di thread64128128128192256512768? Max L3 Cache64 MB256 MB256 MB768 MB?384 MB?TBDTBDTBD Chiplet Design4 CCD (2 CCX per CCD)8 CCD (2 CCX per CCD) + 1 IOD8 CCD (1 CCX per CCD) + 1 IOD8 CCD con 3D V-Cache (1 CCX per CCD) + 1 IOD12 CCD (1 CCX per CCD) + 1 IOD12 CCD (1 CCX per CCD) + 1 IODTBSupporto di memoria DTBDDDR4-2666DDR4-3200DDR4-3200DDR4-3200DDR5-5200DDR5-5600?DDR5-6000?TBD Canali di memoria8 Canale8 Canale8 Canale8 Canale12 Canale12 CanaleTBDTBD PCIe Gen Support64 Gen 3128 Gen 4128 Gen 4128 Gen 4128 Gen 5TBDTBDTBD TDP Range200W280W280W280W320W (cTDP 400W)320W (cTDP 400W)480W (cTDP 600W)TBD

Fonte notizie:

Notizie: href=”https://twitter.com/BenchLeaks”target=”_blank”>Benchleaks

Categories: IT Info