Il chaebol sudcoreano Samsung Electronics starebbe cercando di battere la Taiwan Semiconductor Manufacturing Company (TSMC) quando si tratta di produrre in serie semiconduttori nel 3-processo di fabbricazione di nanometri (nm). Samsung è una delle tre aziende in grado di produrre chip con processi avanzati, ma quest’anno è stata al centro di controversie a causa delle segnalazioni di mancanza di controllo di qualità per i suoi prodotti in un settore spietato.
Tuttavia, la società sembra ansiosa di lasciarsi alle spalle questi eventi, poiché i media coreani suggeriscono che Samsung annuncerà la produzione a 3 nm la prossima settimana e che la società prevede anche di produrre semiconduttori con un processo più avanzato negli anni successivi.
Samsung sta provando l’esecuzione di un nuovo metodo di visualizzazione OLED per telefoni pieghevoli più economici e senza cornice
Samsung mira a soddisfare TSMC con il suo programma di produzione a 2 nm secondo i rapporti
Il il primo rapporto proviene da fonti citate dall’Yonhap News Agency, che credono che Samsung annuncerà la produzione di massa di semiconduttori a 3 nm la prossima settimana K. Queste voci fanno seguito a una precedente visita del presidente Biden in Corea del Sud, durante la quale gli è stato offerto un tour degli impianti di produzione di chip di Samsung insieme a una dimostrazione di chip a 3 nm.
Se le voci danno i loro frutti, Samsung avrà superato TSMC nell’annunciare la produzione della tecnologia che è attualmente la punta di diamante nel mondo dei semiconduttori. TSMC ha avviato la produzione di prova del suo processo a 3 nm, soprannominato”N3″all’inizio di quest’anno, e le dichiarazioni rese dall’amministratore delegato dell’azienda, il Dr. C.C. Wei ha indicato che il produttore di chip prevede di iniziare la produzione nella seconda metà di quest’anno.
Quindi, se Samsung dovesse annunciare la produzione di massa a 3 nm la prossima settimana, la società coreana avrebbe guadagnato un piccolo vantaggio sul suo rivale più grande. Tuttavia, numerose voci non confermate sulla stampa coreana hanno anche suggerito che Samsung ha pochi clienti in fila per il suo processo a 3 nm, il che quindi getta un’ombra sui vantaggi di entrare in una serie di produzione di massa.
Il diagramma di Samsung Foundry mostra l’evoluzione di un transistor da FinFET a GAAFET e poi MBCFET. Il processo a 3 nm dell’azienda coreana utilizzerà transistor GAAFET, che ha sviluppato in collaborazione con International Business Machines Corporation (IBM). Tuttavia, l’efficienza produttiva di Samsung ha sollevato a lungo alcune domande nel settore per le sue precedenti tecnologie di chip. Immagine: Samsung Electronics
Le voci di pochi clienti per il processo a 3 nm di Samsung sono interessanti, in particolare perché altri rapporti non confermati emersi l’anno scorso affermavano che Advanced Micro Devices, Inc (AMD) stava considerando di ordinare i prodotti a 3 nm dell’azienda a causa di un mancanza di disponibilità da parte di TSMC. Tuttavia, questi erano venuti alla luce prima di segnalazioni di cattiva gestione del rendimento presso Samsung, che avrebbero poi potuto cambiare il quadro.
Parlando di TSMC, scarse dichiarazioni rilasciate dalla dirigenza dell’azienda hanno indicato che intende produrre semiconduttori su il processo 2nm nel 2025. Su questo fronte, un rapporto di Business Korea afferma che anche Samsung entrerà nella sua corsa di produzione a 2 nm nel 2025 e starà effettivamente al passo con TSMC.
Il Galaxy Z Fold 4 avrà 1 TB di spazio di archiviazione e Z Flip 4 avrà 512 GB di spazio di archiviazione
Sia Samsung che TSMC utilizzeranno transistor più recenti soprannominati GAAFET per i loro prodotti a 2 nm, ma Samsung prevede di utilizzare anche GAAFET per 3 nm. Pertanto, la sua tecnologia a 3 nm catturerà naturalmente l’interesse dei progettisti di chip, anche se sono presenti preoccupazioni per la resa. Nel settore dei chip, la resa si riferisce al numero di chip in un wafer di silicio che superano gli standard di controllo della qualità e un rendimento inferiore si traduce in aziende che hanno meno chip utilizzabili per wafer.
Tuttavia, i contratti sono spesso progettati per lascia che i progettisti di chip, come AMD, paghino solo per il numero di chip utilizzabili e, di conseguenza, rendimenti inferiori si traducono in perdite per i produttori di chip, che devono produrre più wafer per soddisfare i loro ordini.
