Chaebol Korea Selatan Samsung Electronics didakwa ingin mengalahkan Syarikat Pembuatan Semikonduktor Taiwan (TSMC) apabila ia melibatkan pengeluaran besar-besaran semikonduktor dalam 3 proses pembuatan nanometer (nm). Samsung ialah salah satu daripada tiga syarikat yang mampu mengeluarkan cip dengan proses termaju, tetapi ia telah menjadi pusat kontroversi sepanjang tahun ini disebabkan laporan kekurangan kawalan kualiti untuk produknya dalam industri yang tidak berbelah bahagi.
Bagaimanapun, syarikat itu nampaknya tidak sabar-sabar untuk meletakkan peristiwa ini di belakangnya, kerana laporan dalam media Korea mencadangkan bahawa Samsung akan mengumumkan pembuatan 3nm minggu depan dan bahawa syarikat itu juga merancang untuk menghasilkan semikonduktor dengan proses yang lebih maju pada tahun-tahun kemudian.
Samsung sedang Menjalankan Percubaan Kaedah Paparan OLED Baharu untuk Telefon Boleh Lipat Lebih Murah dan Kurang Bezel
Samsung Sasar Untuk Bertemu TSMC Dengan Jadual Pengilangan 2nm Mengikut Laporan
laporan pertama datang dari sumber yang dipetik oleh Agensi Berita Yonhap, yang percaya bahawa Samsung akan mengumumkan pengeluaran besar-besaran semikonduktor 3nm pada minggu hadapan k. Khabar angin ini berikutan lawatan awal Presiden Biden ke Korea Selatan, di mana beliau diberi lawatan ke kemudahan pembuatan cip Samsung bersama-sama demonstrasi cip 3nm.
Jika khabar angin itu membuahkan hasil, maka Samsung akan mengatasi TSMC dalam mengumumkan pengeluaran teknologi yang kini menjadi peneraju dalam dunia semikonduktor. TSMC memulakan pengeluaran ujian proses 3nmnya, digelar’N3’awal tahun ini, dan kenyataan yang dibuat oleh ketua pegawai eksekutif syarikat itu Dr. C.C. Wei telah menyatakan bahawa pembuat cip itu menjangkakan untuk memulakan pengeluaran pada separuh kedua tahun ini.
Oleh itu, sekiranya Samsung mengumumkan pengeluaran besar-besaran 3nm minggu depan, maka syarikat Korea itu akan memperoleh kelebihan kecil berbanding pesaingnya yang lebih besar.. Namun, pelbagai khabar angin yang tidak disahkan dalam akhbar Korea juga telah mencadangkan bahawa Samsung mempunyai beberapa pelanggan yang berbaris untuk proses 3nmnya, yang kemudiannya memberi bayangan tentang faedah memasuki pengeluaran besar-besaran.
Rajah Samsung Foundry menunjukkan evolusi transistor daripada FinFET kepada GAAFET dan kemudian MBCFET. Proses 3nm daripada syarikat Korea itu akan menggunakan transistor GAAFET, yang telah dibangunkannya dengan kerjasama International Business Machines Corporation (IBM). Walau bagaimanapun, kecekapan pengeluaran Samsung telah lama menimbulkan beberapa persoalan dalam industri untuk teknologi cip terdahulunya. Imej: Samsung Electronics
Khabar angin tentang beberapa pelanggan untuk proses 3nm Samsung adalah menarik terutamanya apabila laporan lain yang belum disahkan yang muncul tahun lepas mendakwa bahawa Advanced Micro Devices, Inc (AMD) sedang mempertimbangkan untuk memesan produk 3nm syarikat itu kerana kekurangan ketersediaan daripada TSMC. Walau bagaimanapun, ini telah diketahui sebelum laporan salah urus hasil di Samsung, yang kemudiannya boleh mengubah gambar.
Bercakap mengenai TSMC, kenyataan yang sedikit yang dibuat oleh kepimpinan syarikat telah menunjukkan bahawa ia merancang untuk mengeluarkan semikonduktor pada proses 2nm pada tahun 2025. Di hadapan ini, laporan daripada Business Korea mendakwa bahawa Samsung juga akan memasuki pengeluaran 2nm pada tahun 2025 dan berkesan seiring dengan TSMC.
Galaxy Z Fold 4 untuk Mempunyai 1TB Storan dan Z Flip 4 untuk Mempunyai Storan 512GB
Kedua-dua Samsung dan TSMC akan menggunakan transistor baharu yang digelar GAAFET untuk produk 2nm mereka, tetapi Samsung merancang untuk menggunakan GAAFET untuk 3nm juga. Oleh itu, teknologi 3nmnya secara semula jadi akan menarik minat pereka cip, walaupun kebimbangan terhadap hasil hadir. Dalam industri cip, hasil merujuk kepada bilangan cip dalam wafer silikon yang melepasi piawaian kawalan kualiti, dan hasil yang lebih rendah menyebabkan syarikat mempunyai lebih sedikit cip yang boleh digunakan bagi setiap wafer.
Walau bagaimanapun, kontrak sering direka untuk biarkan pereka cip, seperti AMD, membayar hanya untuk bilangan cip yang boleh digunakan, dan akibatnya, hasil yang lebih rendah berakhir dengan kerugian bagi pengeluar cip, yang perlu menghasilkan lebih banyak wafer untuk memenuhi pesanan mereka.
