Intel heeft officieel zijn opvolger van de volgende generatie van zijn vlaggenschip onthuld Xe GPU, de Ponte Vecchio, bekend als de Rialtobrug. De nieuwe grafische chip is ontworpen voor de volgende generatie AI-en HPC-datacentersegmenten, gericht op AMD’s CDNA-en NVIDIA’s CUDA-processors.
Intel Rialto Bridge GPU onthuld: opvolger van Ponte Vecchio met 25% meer cores, Meer flops, gericht op AMD & NVIDIA datacenter GPU’s
De Intel Rialto Bridge GPU kan worden gezien als een verbeterde versie van Ponte Vecchio met meer cores, meer flops, meer bandbreedte en meer GT/s. Intel heeft niet veel details bekendgemaakt, maar beweert dat Rialto Bridge tot 160 Xe-kernen zal bevatten. We weten nog niet of dit dezelfde cores zijn als de huidige Ponte Vecchio GPU’s of gebaseerd zijn op een geheel nieuwe architectuur, maar het lijkt erop dat het laatste waar is.
Intel Falcon Shores XPU om high te pushen Performance Computing tot het uiterste met multi-tiled x86 CPU & Xe GPU-configuraties, gericht op meer dan 5x prestaties per watt
Vandaag kondigen we onze opvolger aan van deze krachtige datacenter-GPU, met de codenaam Rialto Bridge. Door de Ponte Vecchio-architectuur te ontwikkelen en verbeterde tegels te combineren met de volgende procesknooppunttechnologie, zal de Rialtobrug een aanzienlijk hogere dichtheid, prestaties en efficiëntie bieden, terwijl de softwareconsistentie wordt geboden.
Intel’s Rialtobrug heet naar de gelijknamige brug, de oudste van de vier bruggen over het Canal Grande in Venetië, Italië. Zo was het ook met de Ponte Vecchio en het lijkt erop dat de volgende generatie die na Rialto komt, ook vernoemd zal worden naar een iconische brug. Volgens Intel zal zijn Rialto Bridge GPU de volgende generatie AI-en HPC-datacenteroplossingen aandrijven en tegelijkertijd gericht zijn op de AMD CDNA-en NVIDIA CUDA-versnellers.
In termen van specificaties, we weten alleen dat de Rialto Bridge GPU tot 160 Xe-cores zal bevatten in zijn gloednieuwe OAM v2-vormfactor. Maar naast de onthulling van de specs, geeft Intel ons ook een eerste blik op de chip zelf en zijn er enkele dingen die we kunnen ontleden. De grootste verandering aan de GPU zit in de lay-out van de GPU-matrijs. Terwijl de Ponte Vecchio 16 Xe-HPC-chips heeft, elk met 8 Xe-cores voor een totaal van 128 cores of 16.384 ALU’s, wordt de Rialto Bridge GPU geleverd met 8 16 Xe-HPC-chips. Dat zouden dus 20 Xe-cores per die moeten zijn voor een totaal van 160 Xe-cores op de 8 dies. Dat komt neer op 20.480 ALU’s, wat een stijging van 25 procent is ten opzichte van zijn voorganger.
De rest van de Rialto Bridge GPU-structuur is vrijwel hetzelfde als de Ponte Vecchio GPU met twee Xe Link Tiles, acht HBM Tiles (HBM3) met vier HBM-stapels die aan elke computertegel zijn vastgemaakt (4 Xe HPC-stempels). Er zijn ook de passieve die-verstevigers rond de Compute-tegels, terwijl de Xe Link-en HBM3-tegels zijn verbonden met de Compute-tegel met behulp van een EMIB-tegel. De Foveros-chipinterconnect wordt door de Compute Tile gebruikt om te communiceren met de rest van de Xe Dies. We kennen de daadwerkelijke variatie van elke tegel nog niet, maar het zou gebaseerd moeten zijn op het nieuwe Foveros Omni (3e generatie) ontwerp. Het lijkt er ook op dat de Rambo Cache-tegel ontbreekt, maar het is zeer goed mogelijk dat, gezien de toename van de dobbelsteengrootte van elke Compute-tegel, de cache nu op de Compute-tegel zelf staat in plaats van deze apart op zijn eigen tegel te hebben staan.
Intel’s Sapphire Rapids HBM’Xeon Scalable’CPU’s met 64 GB HBM2e-geheugen bieden tot 3x prestatieverbetering ten opzichte van Ice Lake Xeons
Qua prestaties heeft Intel dat niet onthulde duidelijke cijfers en verklaarde alleen dat we meer FLOP’s, GT/s en grotere bandbreedte mogen verwachten. De verhoogde bandbreedte zou moeten komen van de geüpgradede HBM3-geheugens. De Ponte Vecchio GPU’s zijn al uitgerust met tot 128 GB VRAM-capaciteiten, dus dat zouden we ook moeten zien op de Rialto Bridge GPU’s, maar Intel zou het nog hoger kunnen opstapelen.
Hierna volgt de volledige Intel Rialto Bridge die-configuratie die we momenteel kunnen ontleden:
8 Xe HPC (intern/extern) 2 Xe Base (intern) 11 EMIB (intern) 2 Xe Link (extern) 8 HBM (extern)
Intel heeft geen releasetijd of details gegeven met betrekking tot het procesknooppunt voor de Rialto Bridge GPU, maar het is waarschijnlijk dat we er medio 2023 meer over zullen horen wanneer het zal worden gesampled voor eerste klanten en een lancering die eind 2023 of 1H is gericht van 2024.
Next-Gen Data Center GPU-versnellers
(128 Xe-cores)20.480 ALU’s
(160 Xe-cores) GPU-kloksnelheid1700 MHz~1780 MHzTBATBA L2/L3 Cache2 x 8 MB50 MB2 x 204 MBTBA FP16 Compute383 TOPs2000 TFP32TBAT Compute95.7 TFLOPs1000 TFLOPs~45 TFLOPs (A0 Silicon)TBA FP64 Compute47.9 TFLOPs60 TFLOPsTBATBA Geheugencapaciteit128 GB HBM2E80 GB HBM3128 GB HBM2e128 GB HBM3? Geheugenklok3.2 Gbps3.2 GbpsTBATBA Geheugenbus8192-bit5120-bit8192-bit8192-bit Geheugenbandbreedte3.2 TB/s3.0 TB/s~3 TB/s~3 TB/s Form FactorOAMOAMOAMOAM v2 CoolingPassive Cooling
Vloeibare CoolingPassive Koeling
VloeistofkoelingPassieve koeling
VloeistofkoelingPassieve koeling
Vloeistofkoeling TDP560W700W700W800W LaunchQ4 20212H 20222022?2024?
