A AMD detalhou melhor sua tecnologia de empilhamento 3D V-Cache de próxima geração, onde no empolgante mas totalmente digital Hot Chips 33 simpósio a empresa divulgou seu atual, e até mesmo futuras tecnologias de empilhamento 3D.
VER GALERIA-8 IMAGENS
Como o TSV (Through Silicon Via), que é uma conexão vertical entre wafters ou entre matrizes-aumentou a quantidade de ligações, a tecnologia 3D V-Cache será empurrada para um empilhamento 3D mais complexo designs. Ao longo dos anos, veremos empilhamento 3D de empilhamento completo de molde a molde, o que dará início a um novo mundo de mais DRAM em CPUs, ou mesmo mais CPUs em CPUs -sim.
A AMD mostrou que o futuro do empilhamento 3D permitirá mais DRAM em CPUs, mais CPUs em CPUs, IP em IP e muito mais. A AMD explica que”o empacotamento avançado pode permitir esquemas de integração que não são possíveis com designs monolíticos”e este é o maior ponto aqui-designs MCM e MCD >>> designs monolíticos.
A AMD está usando um passo de aumento de mícron de 9 mícrons aqui, mais denso que o concorrente Intel e sua tecnologia Foveros Direct interna a 10 mícrons.
Haverá uma grande eficiência de energia com a nova tecnologia AMD 3D V-Cache sobre a arquitetura Micro Bump 3D, com eficiência de energia 3x prometida.
A AMD tem mais de 3x a eficiência de energia de interconexão com sua tecnologia 3D V-Cache em relação à tecnologia Micro Bump 3D, um aumento insano de densidade de interconexão 15x e melhor sinal e energia em geral com menor capacitância TSV, indutância sobre Micro Bump 3D.
A visão geral na parte inferior é ótima, pois mostra como o packa ging vai junto-o silício estrutural, 64 MB de matriz de cache L3, ligação direta cobre a cobre, através de Silicon Vias (TSVs) para comunicação de silício a silício e até um CCD Zen 3 de 8 núcleos.
É muito impressionante de ver, e mal posso esperar para tê-lo em meus laboratórios em execução nas futuras CPUs Ryzen no final do ano que vem e muito mais em 2022 e além.
