« comunicado de imprensa »
Samsung inicia produção de chips usando tecnologia de processo de 3nm com arquitetura GAA
O processo otimizado de 3 nm atinge 45% de redução no uso de energia, 23% de desempenho aprimorado e área de superfície 16% menor em comparação com o processo de 5 nm
Os líderes do Samsung Foundry Business and Semiconductor R&D Center estão levantando três dedos como um símbolo de 3nm comemorando a primeira produção da empresa de um processo de 3nm com arquitetura GAA.
Samsung Electronics , líder mundial em tecnologia de semicondutores, anunciou hoje que iniciou a produção inicial de seu nó de processo de 3 nanômetros (nm) que aplica a arquitetura de transistor Gate-All-Around (GAA).
Multi-Bridge-Chan nel FET (MBCFET™), a tecnologia GAA da Samsung implementada pela primeira vez, desafia as limitações de desempenho do FinFET, melhorando a eficiência de energia reduzindo o nível de tensão de alimentação, ao mesmo tempo em que aprimora o desempenho aumentando a capacidade de corrente do inversor.
A Samsung está iniciando a primeira aplicação do transistor nanosheet com chips semicondutores para aplicativos de computação de alto desempenho e baixo consumo de energia e planeja expandir para processadores móveis.
“A Samsung cresceu rapidamente à medida que continuamos a demonstrar liderança na aplicação tecnologias de próxima geração para fabricação, como o primeiro portão de metal High-K da indústria de fundição, FinFET, bem como EUV. Buscamos continuar essa liderança com o primeiro processo de 3 nm do mundo com o MBCFET™”, disse o Dr. Siyoung Choi, presidente e chefe de negócios de fundição da Samsung Electronics. “Continuaremos a inovar ativamente no desenvolvimento de tecnologia competitiva e criaremos processos que ajudem a acelerar o alcance da maturidade da tecnologia.”
Otimização de tecnologia de design para PPA maximizado
A tecnologia proprietária da Samsung utiliza nanofolhas com canais mais amplos, que permitem maior desempenho e maior eficiência energética em comparação com as tecnologias GAA que utilizam nanofios com canais mais estreitos. Utilizando a tecnologia GAA de 3 nm, a Samsung poderá ajustar a largura do canal da nanofolha para otimizar o uso de energia e o desempenho para atender a várias necessidades dos clientes.
In Além disso, a flexibilidade de projeto do GAA é altamente vantajosa para a Co-Otimização de Tecnologia de Projeto (DTCO),1 que ajuda a aumentar os benefícios de Potência, Desempenho e Área (PPA). Comparado ao processo de 5nm, o processo de 3nm de primeira geração pode reduzir o consumo de energia em até 45%, melhorar o desempenho em 23% e reduzir a área em 16% em comparação com 5nm, enquanto o processo de 3nm de segunda geração reduz o consumo de energia em até para 50%, melhora o desempenho em 30% e reduz a área em 35%.
Fornecendo infraestrutura e serviços de design de 3 nm com parceiros SAFE™
À medida que os nós de tecnologia ficam menores e chip as necessidades de desempenho crescem, os projetistas de IC enfrentam desafios de lidar com enormes quantidades de dados para verificar produtos complexos com mais funções e dimensionamento mais restrito. Para atender a essas demandas, a Samsung se esforça para fornecer um ambiente de design mais estável para ajudar a reduzir o tempo necessário para o processo de design, verificação e aprovação, além de aumentar a confiabilidade do produto.
Desde o terceiro trimestre de 2021, A Samsung Electronics tem fornecido infraestrutura de design comprovada por meio de extensa preparação com parceiros Samsung Advanced Foundry Ecosystem (SAFE™), incluindo Ansys, Cadence, Siemens e Synopsys, para ajudar os clientes a aperfeiçoar seus produtos em um período de tempo reduzido.
« fim do comunicado de imprensa »