Xe GPU, el Ponte Vecchio, conocido como Puente de Rialto. El nuevo chip de gráficos está diseñado para la próxima generación del segmento de centros de datos de IA y HPC, apuntando a los procesadores CDNA de AMD y CUDA de NVIDIA.
GPU Intel Rialto Bridge presentada: sucesora de Ponte Vecchio con un 25 % más de núcleos, Mayores fracasos, dirigidos a las GPU de centro de datos de AMD y NVIDIA
La GPU Intel Rialto Bridge puede verse como una versión mejorada de Ponte Vecchio con más núcleos, más fracasos, más ancho de banda y más GT/s. Intel no ha revelado muchos detalles, pero afirma que Rialto Bridge contará con hasta 160 núcleos Xe. Todavía no sabemos si estos son los mismos núcleos que las GPU Ponte Vecchio actuales o si se basan en una arquitectura completamente nueva, pero parece que esto último podría ser cierto.
Intel Falcon Shores XPU para empujar High-Cómputo de rendimiento al extremo con configuraciones de GPU Xe y CPU x86 de varios mosaicos, con un objetivo de más de 5 veces el rendimiento por vatio
Hoy anunciamos nuestro sucesor de esta potente GPU para centros de datos, cuyo nombre en código es Rialto Bridge. Al evolucionar la arquitectura Ponte Vecchio y combinar mosaicos mejorados con la próxima tecnología de nodo de proceso, Rialto Bridge ofrecerá densidad, rendimiento y eficiencia significativamente mayores, al mismo tiempo que brindará consistencia de software.
El Rialto Bridge de Intel recibe su nombre después del puente del mismo nombre, que es el más antiguo de los cuatro puentes que cruzan el Gran Canal de Venecia, Italia. Así fue el caso con Ponte Vecchio y parece que la próxima generación que viene después de Rialto también llevará el nombre de un puente icónico. Según Intel, su GPU Rialto Bridge impulsará la próxima generación de soluciones de centros de datos de IA y HPC mientras apunta a los aceleradores AMD CDNA y NVIDIA CUDA.
En términos de especificaciones, solo sabemos que la GPU Rialto Bridge albergará hasta 160 núcleos Xe en su nuevo factor de forma OAM v2. Pero además de revelar las especificaciones, Intel también nos da un primer vistazo al chip en sí y hay algunas cosas que podemos diseccionar. El mayor cambio en la GPU está en el diseño de la matriz de la GPU. Mientras que Ponte Vecchio tiene 16 troqueles Xe-HPC, cada uno con 8 núcleos Xe para un total de 128 núcleos o 16 384 ALU, la GPU Rialto Bridge viene con 8 16 troqueles Xe-HPC. Eso debería ser 20 núcleos Xe por troquel para un total de 160 núcleos Xe en los 8 troqueles. Eso redondea a 20 480 ALU, lo que representa un aumento del 25 % con respecto a su predecesor.
El resto de la estructura de la GPU Rialto Bridge es prácticamente la misma que la GPU Ponte Vecchio con dos Xe Link Tiles, ocho HBM Tiles (HBM3) con cuatro pilas de HBM unidas a cada mosaico de cómputo (4 troqueles Xe HPC). También hay refuerzos de troquel pasivos ubicados alrededor de los mosaicos de cómputo, mientras que los mosaicos Xe Link y HBM3 están conectados al mosaico de cómputo mediante un mosaico EMIB. Compute Tile utiliza la interconexión del chip Foveros para comunicarse con el resto de los Xe Dies. Todavía no conocemos la variación real de cada mosaico, pero debería basarse en el nuevo diseño de Foveros Omni (3.ª generación). Además, parece que falta el mosaico de Rambo Cache, pero es muy posible que, dado el aumento del tamaño del troquel de cada mosaico de Cómputo, el caché ahora aparece en el mosaico de Cómputo en sí mismo en lugar de tenerlo separado en su propio mosaico.
Las CPU Sapphire Rapids HBM’Xeon Scalable’de Intel con memoria HBM2e de 64 GB ofrecen un aumento de rendimiento de hasta 3 veces más que Ice Lake Xeons
En cuanto al rendimiento, Intel no ha reveló números claros y solo declaró que deberíamos esperar más FLOP, GT/s y un mayor ancho de banda. El mayor ancho de banda debería provenir de los troqueles de memoria HBM3 actualizados. Las GPU Ponte Vecchio ya están equipadas con hasta 128 GB de capacidad VRAM, por lo que debería ser lo que también vemos en las GPU Rialto Bridge, pero Intel podría apilarlo aún más.
A continuación se muestra el Intel Rialto completo Configuración de matriz de puente que podemos diseccionar en este momento:
8 Xe HPC (interno/externo) 2 Xe Base (interno) 11 EMIB (interno) 2 Xe Link (externo) 8 HBM (externo)
Intel hasn No se ha proporcionado ningún tiempo de lanzamiento ni detalles sobre el nodo de proceso para la GPU Rialto Bridge, pero es probable que escuchemos más al respecto a mediados de 2023, cuando se probará para los primeros clientes y un lanzamiento que apunta a fines de 2023 o 1H. de 2024.
