Los empleados de Google dicen t Qué IA puede acelerar el diseño de chips y quizás mantener viva la Ley de Moore
Hemos visto muchos apretones de manos por la inminente desaparición de la Ley de Moore. Esta es la observación hecha por el cofundador y ex CEO de Intel, Gordon Moore, que en su versión actual exige que la cantidad de transistores en un chip se duplique cada dos años. Utilizando los conjuntos de chips de la serie A de Apple como ejemplo, el A13 Bionic se lanzó en 2019 con la serie iPhone 11 .

¿Podrá la inteligencia artificial (IA) mantener viva la ley de Moore después del nodo de 2 nm?

Construido utilizando el nodo de proceso de 7 nm con poco menos de 90 millones de transistores por mm cuadrado, el A13 Bionic contiene 8.500 millones de transistores. El conjunto de chips A14 Bionic se encuentra en iPhone 12 y en el iPad Air (2020) y lleva 134 millones de transistores por mm cuadrado. El número de transistores del chip es de 11,8 mil millones; cuantos más transistores hay dentro de un chip, más potente y energéticamente eficiente es.

Se espera que el próximo trimestre, la principal fundición del mundo, TSMC, pruebe chips de 4 nm con la producción en masa del nodo de proceso de 3 nm a partir de la segunda mitad del próximo año. Tanto TSMC como Samsung están trabajando en el nodo de proceso de 2 nm que podría producirse en masa tan pronto como en 2024. Hay preocupaciones sobre el futuro de la Ley de Moore, especialmente después del nodo de proceso de 2 nm.

Pero podría haber algo de ayuda proveniente de la Inteligencia Artificial (IA). Un artículo que analiza el uso de la IA en el proceso de creación de un”plano de planta”para un chip, señala que con la IA, el tiempo para construir un plano de planta, que puede tardar varios meses en completarse, se completará en menos de 6 horas usando IA. La planificación de la planta de chips es el acto de diseñar el diseño de un chip de computadora.

Google ya ha utilizado la inteligencia artificial para ayudar a diseñar unidades de procesamiento de tensores

Los Googlers que escribieron sobre la técnica para Nature son Azalia Mirhoseini y Anna Goldie. Google ha utilizado este sistema en la vida real para ayudar a crear el plano de su Unidad de procesamiento de tensores (TPU) que se utiliza para”acelerar las redes neuronales en su motor de búsqueda, nube pública, AlphaGo y AlphaZero, y otros proyectos y productos”.

El artículo afirma que”En menos de seis horas, nuestro método genera automáticamente planos de planta de chips que son superiores o comparables a los producidos por humanos en todas las métricas clave, incluido el consumo de energía, el rendimiento y el área del chip”.

Mirhoseini y Goldie escribieron en su artículo que”Nuestro método se utilizó para diseñar la próxima generación de aceleradores de inteligencia artificial de Google y tiene el potencial de ahorrar miles de horas de esfuerzo humano por cada nuevo Por último, creemos que un hardware diseñado por IA más potente impulsará los avances en IA, creando una relación simbiótica entre los dos campos”.

La red neuronal mejora en el diseño de chips con el tiempo y”es”capaz de generalizar a través de chips, lo que significa que puede aprender de la experiencia para ser mejor y más rápido en la colocación de nuevos chips, lo que permite a los diseñadores de chips ser asistidos por agentes artificiales con más experiencia de la que cualquier humano podría obtener”.

El pape r concluye que”Demostramos que nuestro método puede generar planos de piso de chips que son comparables o superiores a los expertos humanos en menos de seis horas, mientras que los humanos tardan meses en producir planos de piso aceptables para aceleradores modernos. Nuestro método se ha utilizado en producción para diseñar la próxima generación de TPU de Google”.

La esperanza es que el uso de IA para diseñar los próximos chips conduzca a soluciones que reduzcan los nodos de proceso a menos de 1 nm. En la actualidad, como apuntan Mirhoseini y Goldie,”nuestro método utiliza la experiencia pasada para mejorar y acelerar la resolución de nuevas instancias del problema, permitiendo que el diseño de chips sea realizado por agentes artificiales con más experiencia que cualquier diseñador humano. Nuestro método se utilizó para diseñar la próxima generación de aceleradores de inteligencia artificial (IA) de Google y tiene el potencial de ahorrar miles de horas de esfuerzo humano para cada nueva generación”.

Categories: IT Info