« siaran pers »
Rambus Menghadirkan Subsistem Antarmuka PCIe 6.0 untuk Pusat Data Berkinerja Tinggi dan SoC AI
Sorotan:
Memberikan kecepatan data hingga 64 GT/dtk untuk beban kerja berkinerja tinggi Mendukung rangkaian fitur lengkap PCIe 6.0 dengan dukungan PHY untuk CXL 3.0 Menawarkan solusi IP lengkap yang dioptimalkan untuk latensi, daya, dan area Memberikan keamanan mutakhir untuk melindungi aset data berharga
SAN JOSE, California – 24 Oktober 2022 – Rambus Inc. (NASDAQ: RMBS), penyedia chip dan IP silikon terkemuka yang membuat data lebih cepat dan lebih aman, hari ini mengumumkan ketersediaan Subsistem Antarmuka PCI Express® (PCIe®) 6.0 yang terdiri dari PHY dan IP pengontrol. Rambus PCIe Express 6.0 PHY juga mendukung versi terbaru dari spesifikasi Compute Express Link™ (CXL™), versi 3.0.
“Kemajuan pesat AI/ML dan beban kerja intensif data mendorong evolusi berkelanjutan dari arsitektur pusat data yang membutuhkan tingkat kinerja yang semakin tinggi,” kata Scott Houghton, manajer umum Antarmuka IP di Rambus. “Subsistem Antarmuka Rambus PCIe 6.0 mendukung persyaratan kinerja pusat data generasi berikutnya dengan latensi, daya, area, dan keamanan utama.”
Subsistem Antarmuka Rambus PCIe 6.0 memberikan kecepatan data hingga 64 Gigatransfers per second (GT/s) dan telah dioptimalkan sepenuhnya untuk memenuhi kebutuhan arsitektur komputasi heterogen yang canggih. Di dalam subsistem, pengontrol PCIe memiliki mesin Integritas dan Enkripsi Data (IDE) yang didedikasikan untuk melindungi tautan PCIe dan data berharga yang ditransfer melaluinya. Di sisi PHY, dukungan penuh untuk CXL 3.0 tersedia untuk memungkinkan solusi tingkat chip untuk berbagi, ekspansi, dan pengumpulan memori yang koheren dengan cache.
“PCIe ada di mana-mana di pusat data dan CXL akan menjadi semakin penting. karena perusahaan mengejar kecepatan dan bandwidth yang terus meningkat untuk mendukung tingkat kinerja yang lebih tinggi dalam aplikasi generasi berikutnya,” kata Shane Rau, wakil presiden riset, Computing Semiconductors di IDC. “Dengan semakin banyaknya perusahaan chip yang muncul untuk mendukung arsitektur pusat data baru, akses ke solusi IP antarmuka berkinerja tinggi akan menjadi kunci untuk mengaktifkan ekosistem.”
Fitur utama dari Subsistem Antarmuka Rambus PCIe 6.0 meliputi:
Mendukung spesifikasi PCIe 6.0 termasuk kecepatan data 64 GT/s dan pensinyalan PAM4 Menerapkan Forward Error Correction (FEC) latensi rendah untuk ketahanan tautan Mendukung FLIT berukuran tetap yang memungkinkan efisiensi bandwidth tinggi Kompatibel dengan PCIe 5.0, 4.0 dan 3.0/3.1 Keamanan tercanggih dengan mesin IDE (pengontrol) Mendukung CXL 3.0 untuk model penggunaan baru yang mengoptimalkan sumber daya memori (PHY)
« akhir siaran pers »
