Si dice che l’architettura AMD Zen 6 possa alimentare le CPU dei server EPYC Venice: oltre 200 core, cache L2/L3 completamente ridisegnata e SKU HBM

ecddbee0-8495-486a-a3a0-f9806cbe6ced

Il successore dell’EPYC di AMD Si dice che le CPU Torino che presenteranno core Zen 5 si chiameranno EPYC Venice e presenteranno l’architettura Zen 6, riporta La legge di Moore è morta.

Si dice che le CPU del server AMD EPYC Venice presentino oltre 200 core Zen 6 con SKU L2/L3 Cache e HBM ridisegnati

Anche se i dettagli sono abbastanza vago al momento considerando che questo prodotto non dovrebbe essere lanciato fino al 2025+, sembra che MLID abbia messo le mani sui primissimi dettagli riguardanti il ​​nome in codice e il marketing di AMD abbia escogitato”Venezia”per la sua gamma EPYC di prossima generazione. Prende il nome dal capoluogo della regione Veneto nell’Italia nord-orientale, la formazione EPYC Venice dovrebbe essere un enorme aggiornamento per i server.

Le migliori schede madri X570 di MSI ricevono l’ultimo firmware BIOS AMD AGESA 1.2.0.7, correzioni fTPM Problemi una volta per tutte

Alcuni dettagli condivisi includono riferimenti ai core AMD Zen 6 anche se non è noto se il team rosso continuerà con il suo schema di denominazione Zen oltre il 2025 o passerà a qualcos’altro. Il segmento del server continuerà con la convenzione di denominazione EPYC. Si dice che Zen 6 o l’architettura x86 dopo Zen 5 utilizzeranno un approccio di progettazione del core molto ibrido e possano offrire oltre 200 core (una stima prudente) con voci fino a 384 core per socket. Non si fa menzione se la CPU sarà compatibile con la piattaforma SP5, ma sembra che Torino e il suo seguito su Zen 5C potrebbero essere gli ultimi chip EPYC per la piattaforma in arrivo. Il socket SP5 durerà fino al 2025, il che è un buon lasso di tempo per fornire un aggiornamento.

Per quanto riguarda gli aggiornamenti dell’architettura stessa, il leaker ha anche affermato che l’AMD dovrebbe riprogettare completamente il sistema di cache L2 e L3. Anche l’architettura di Infinity Cache vedrà un grande cambiamento. Inoltre, HBM diventerà lo standard nella maggior parte della gamma e lo standard di memoria svolgerà un ruolo enorme nelle CPU EPYC di prossima generazione. Il design ibrido HBM integrato in EPYC può essere utilizzato per scalare IPC all’interno dello stesso numero di core. Un dettaglio interessante e chiave è che Tom si aspetta anche che le offerte EPYC basate su Zen 5 siano tra i primi prodotti server AMD EPYC a presentare design HBM mentre EPYC Venice lo standardizzerà su più SKU.

Alla fine, mentre tutto questo suona alla grande, bisogna ricordare che stiamo parlando di prodotti che verranno lanciati tra 3-4 anni e che nel frattempo molto possono cambiare. Ma sembra che EPYC Venice di AMD potrebbe davvero essere una cosa e non vediamo l’ora di vederlo in azione tra qualche anno!

Famiglie di CPU AMD EPYC:

Nome famigliaAMD EPYC NapoliAMD EPYC RomaAMD EPYC MilanoAMD EPYC Milano-XAMD EPYC GenovaAMD EPYC BergamoAMD EPYC Torino Family BrandingEPYC 7001EPYC 7002EPYC 7003EPYC 7003X?EPYC 7004?EPYC 7005?EPYC 7006? Lancio della famiglia2017201920212022202220232024-2025? Architettura CPUZen 1Zen 2Zen 3Zen 3Zen 4Zen 4CZen 5 Process Node14nm GloFo7nm TSMC7nm TSMC7nm TSMC5nm TSMC5nm TSMC3nm TSMC? Piattaforma NameSP3SP3SP3SP3SP5SP5SP5 SocketLGA 4094LGA 4094LGA 4094LGA 4094LGA 6096LGA 6096LGA 6096 Max Nucleo Count3264646496128256 Max Far passare Count64128128128192256512 Max L3 Cache64 MB256 MB256 MB768 MB? 384 MB? Di TBDTBD Chiplet Design4 CCD (2 di ogni CCD CCX) + 1 IOD8 CCD 8 del CCD (2 di ogni CCD CCX) di ( 1 CCX per CCD) + 1 CCD IOD8 con 3D V-Cache (1 CCX per CCD) + 1 CCD IOD12 (1 CCX per CCD) + 1 CCD IOD12 (1 CCX per CCD) + 1 Supporto memoria IODTBDDDR4-2666DDR4-3200DDR4-3200DDR4-3200DDR5-5200DDR5-5600?DDR5-6000? Memoria Channels8 Channel8 Channel8 Channel8 Channel12 Channel12 ChannelTBD PCIe Gen Support64 Gen 3128 Gen 4128 Gen 4128 Gen 4128 Gen 5TBDTBD TDP Range200W280W280W280W320W (CTDP 400W) 320W (CTDP 400W) 480W (CTDP 600W)

888.011.000.110.888

Il successore EPYC di AMD Si dice che le CPU Torino che presenteranno core Zen 5 si chiameranno EPYC Venice e presenteranno l’architettura Zen 6, riporta Moore’s Law is Dead. Si dice che le CPU per server AMD EPYC Venice presentino oltre 200 core Zen 6 con cache L2/L3 ridisegnata e SKU HBM Mentre i dettagli sono […]