Intel Meteor Lake na may L4 cache
Kinukumpirma ng patent ang paggamit ng “Adamantine” cache para sa Meteor Lake.
Sa lumalabas, naghain na ang Intel ng patent na maaaring ipaliwanag ang paggamit ng naturang cache. Ayon sa patent mula Disyembre 2020, ang’next-generation SoC architecture’aka Meteor Lake ay nagtatampok ng’on-package caches’. Sa madaling salita, ang Adamantine cache ay magiging bahagi ng base tile na maaaring ma-access ng alinman sa mga building blocks ng next-gen SoC.
Meteor Lake, Source: Intel
Ganap na tatanggapin ng Meteor Lake ang hybrid na arkitektura na pinagsasama ang limang magkakaibang tile: CPU, SoC, GPU, I/O at base tile. Ang Adamantine cache ay mag-aalok ng mas mabilis na oras ng pag-access kaysa sa anumang tipikal na cache tulad ng L3, na karaniwang bahagi ng CPU tile.
Tulad ng ipinaliwanag ng Intel, ang pangunahing layunin ng L4 cache ay pahusayin ang boot optimization at dagdagan seguridad sa paligid ng host CPU. Higit pa rito, papanatilihin ng L4 cache ang cache sa pag-reset, na humahantong sa pinahusay na mga oras ng paglo-load na kung hindi man ay kailangang dumaan sa lahat ng mga cycle ng boot/reset.
Ang mga susunod na henerasyong client SoC architecture ay maaaring magpakilala ng malalaking on-mga cache ng package, na magpapahintulot sa mga paggamit ng nobela. Ang oras ng pag-access para sa cache ng L4 (hal., “Adamantine” o “ADM”) ay maaaring mas mababa kaysa sa oras ng pag-access ng DRAM, na ginagamit upang pahusayin ang mga komunikasyon ng host CPU at security controller. Nakakatulong ang mga embodiment na protektahan ang mga inobasyon sa pag-optimize ng boot. Idinagdag ang halaga para sa high end na silicon na may mas mataas na paunang inisyal na memory sa pag-reset, na posibleng humahantong sa pagtaas ng kita. Ang pagkakaroon ng memory na available sa pag-reset ay nakakatulong din na mapawalang-bisa ang mga legacy na pagpapalagay ng BIOS at gumawa ng mas mabilis at mahusay na solusyon sa BIOS na may pinababang yugto ng firmware (hal., yugto ng pre-CPU reset, yugto ng IBBL at yugto ng IBB) para sa mga modernong kaso ng paggamit ng device tulad ng Automotive IVI (sa-infotainment ng sasakyan, hal., i-on ang rear view camera sa loob ng 2 seg), mga robot sa bahay at pang-industriya, atbp. Alinsunod dito, maaaring magkaroon ng mga bagong segment ng merkado.
Ang patent ay nakakabit sa isang bloke diagram na malinaw na nagpapatunay na tinitingnan namin ang isang Meteor Lake na may 2 RWC (Redwood Cove) at 8 CMT (Crestmont) na mga core. Kapansin-pansin, ang SOC tile ay ipinapakita din na nagtatampok ng dalawang CMT core, na nabanggit na ng maagang pagtagas. Ang partikular na disenyong ito ay magkakaroon din ng Gen 12.7 Xe graphics na may 64 na EU.
Meteor Lake, Source: Intel
Ang Adamantine cache ay binanggit din ng Moore’s Law ay Dead sa kanyang pinakabagong video, na nagsasabing ang cache ay maaaring lumawak sa’gigabytes’, ngunit ito ay kasalukuyang nasubok sa mga sukat na 128MB hanggang 512MB.
Opisyal, inaasahang ilulunsad ang Intel Meteor Lake sa ikalawang kalahati ng 2023. Gayunpaman, hindi kinumpirma ng kumpanya kung aling serye ng Meteor Lake ang ipapakilala una.
Pinagmulan: Intel Patent