AMD EPYC avec architecture Zen6 aurait pour nom de code”Venice”

Veuillez noter que ce message est marqué comme une rumeur.

Rumeurs AMD EPYC”Venice”Zen6

Quelques très premières rumeurs sur le premier Zen6 conçu par AMD ont émergé.

Tom de Moore’s Law is Dead a partagé quelques informations initiales dont il dispose sur la future implémentation EPYC de l’architecture Zen6. Il convient de noter qu’il n’est pas clair si AMD va même continuer à utiliser la dénomination Zen pour sa future architecture, mais le bailleur affirme que cette information a été vérifiée et devrait rester valable pour le moment. Cela n’exclut bien sûr pas la possibilité qu’AMD modifie ses feuilles de route à l’avenir.

AMD vient tout juste de publier sa mise à jour EPYC de 3e génération avec 3D V-Cache, alors que la série EPYC avec l’architecture Zen6 est censée avoir le nom de code”Venise”arrivera 3 générations plus tard. Par conséquent, il est prudent de supposer que Venise est au mieux un produit 2024.

Selon la vidéo, EPYC Venise comporterait des caches L2/L3 entièrement repensés et dépendrait fortement des implémentations HBM. À ce stade, AMD utilisera probablement la technologie d’empilement de matrices 3D, nous pourrions donc voir des combinaisons intéressantes de grands caches L3 et de mémoire HBM fonctionnant côte à côte.

En termes de spécifications, il n’y a pas grand-chose connu, Zen6 pourrait donc utiliser un socket plus récent et prendre en charge des variantes de mémoire DDR5 encore plus rapides que Turin. Ce qui est clair, c’est que la série EPYC 7006 devrait comporter plus de 200 cœurs, ce qui était déjà répandu pour EPYC basé sur Zen5. (*)7004″Gênes”7004″Bergame”7005″Turin”7006″Venise”Lancement2021202220222023/20242024/2025Architecture7nm Zen35nm Zen45nm Zen4cZen5Zen6SocketSP3 (LGA4094)SP5 ( LGA-6096)SP5 (LGA-6096)SP5 (LGA-6096)TBCModules/Chiplets8xCCD + 1xIOD12xCCD + 1xIOD12xCCD + 1xIODTBCTBCMax Cores

64C/128T

96C/192T

128C/256T

256C/512T

Horloge max. p>8 canaux

12 canaux

12 canaux

12 canaux

TBCPrise en charge de la mémoire

DDR4-3200

DDR5-5200

DDR5-5200

DDR5-6000

TBCPCIe Lanes

128x Gen4

128x Gen5

TBCTBCTBCMax cTDPTBCTBC

Source :

La vidéo suivante est horodatée

[La loi de Moore est morte] AMD EPYC Venice ZEN 6 Fuite, Lovelace Power Segments, AMD ZEN 4, Lancement d’Intel ARC | April Loose Ends (3 929 vues)