« comunicato stampa »
Con PowerVia, Intel ottiene una svolta nella produzione di chip
Ben Sell di Intel spiega come l’azienda ha sviluppato e dimostrato la prima potenza di fondo al mondo soluzione, facendo un importante passo avanti nella produzione di chip.
Novità: Intel è la prima azienda del settore a implementare l’erogazione di potenza sul retro su un chip di prova simile a un prodotto, raggiungendo le prestazioni necessarie per proiettare il mondo nella prossima era dell’informatica. PowerVia, che sarà introdotto sul nodo di processo Intel 20A nella prima metà del 2024, è la soluzione di erogazione di potenza sul retro di Intel leader del settore. Risolve il crescente problema dei colli di bottiglia di interconnessione nella scalabilità dell’area spostando l’instradamento dell’alimentazione sul retro di un wafer.
“PowerVia è una pietra miliare nella nostra strategia aggressiva di”cinque nodi in quattro anni”e nel nostro percorso verso il raggiungimento di un trilione di transistor in un pacchetto nel 2030. L’utilizzo di un nodo di processo di prova e del successivo chip di test ci ha consentito di ridurre il rischio di alimentazione di riserva per i nostri principali nodi di processo, ponendo Intel un nodo avanti rispetto ai concorrenti nel portare l’erogazione di alimentazione di riserva a mercato.”
–Ben Sell, Vice President of Technology Development di Intel
Come funziona: Intel lo sviluppo disaccoppiato di PowerVia dallo sviluppo dei transistor per garantirne la preparazione per l’implementazione del silicio basata sui nodi di processo Intel 20A e Intel 18A. PowerVia è stato testato sul proprio nodo di test interno per eseguire il debug e garantire una buona funzionalità della tecnologia prima della sua integrazione con RibbonFET in Intel 20A. Dopo la fabbricazione e il test su un chip di prova in silicio, è stato confermato che PowerVia offre un uso straordinariamente efficiente delle risorse del chip con un utilizzo delle celle superiore al 90% e un’importante scalabilità dei transistor, consentendo ai progettisti di chip di ottenere prestazioni ed efficienza migliori nei loro prodotti.
Intel presenterà questi risultati in due documenti al VLSI Symposium che si terrà dall’11 al 16 giugno a Kyoto, in Giappone.
Perché è importante: PowerVia è molto più avanti rispetto alle soluzioni di alimentazione inferiori della concorrenza, offrendo ai progettisti di chip, inclusi i clienti di Intel Foundry Services (IFS), un percorso più rapido verso preziosi guadagni di energia e prestazioni nei loro prodotti. Intel ha una lunga esperienza nell’introduzione delle nuove tecnologie più critiche del settore, come il silicio teso, il gate metallico Hi-K e FinFET, per far avanzare la legge di Moore. Con la tecnologia gate-all-around PowerVia e RibbonFET in arrivo nel 2024, Intel continua a guidare il settore nella progettazione di chip e nelle innovazioni di processo.
PowerVia è la prima soluzione a risolvere il crescente problema del collo di bottiglia di interconnessione per i progettisti di chip. I crescenti casi d’uso, tra cui l’intelligenza artificiale e la grafica, richiedono transistor più piccoli, più densi e più potenti per soddisfare le crescenti esigenze di elaborazione. Oggi e negli ultimi decenni, le linee di alimentazione e di segnale all’interno dell’architettura di un transistor hanno gareggiato per le stesse risorse. Separando i due, i chip possono aumentare le prestazioni e l’efficienza energetica e fornire risultati migliori per i clienti. L’erogazione di potenza sul retro è vitale per la scalabilità dei transistor, poiché consente ai progettisti di chip di aumentare la densità dei transistor senza sacrificare le risorse per fornire più potenza e prestazioni che mai.
Come lo stiamo facendo: Intel 20A e Intel 18A introdurrà sia la tecnologia di alimentazione posteriore PowerVia che la tecnologia Gate-all-around RibbonFET. Essendo un modo completamente nuovo di fornire energia ai transistor, l’implementazione dell’alimentazione sul retro ha sollevato nuove sfide per i progetti termici e di debug.
Disaccoppiando lo sviluppo di PowerVia da RibbonFET, Intel ha potuto superare rapidamente queste sfide per garantire la prontezza per implementazione in silicio basata sui nodi di processo 20A e 18A di Intel. Gli ingegneri Intel hanno sviluppato tecniche di mitigazione per evitare che le termiche diventino un problema. La comunità di debug ha anche sviluppato nuove tecniche per garantire che la nuova struttura di progettazione potesse essere opportunamente sottoposta a debug. Di conseguenza, l’implementazione del test ha fornito solide metriche di resa e affidabilità, dimostrando al contempo la proposta di valore intrinseco della tecnologia ben prima che si unisca alla nuova architettura RibbonFET.
Il test ha anche sfruttato le regole di progettazione abilitato dalla litografia EUV (ultravioletto estremo), che ha prodotto risultati tra cui l’utilizzo standard delle cellule di oltre il 90% su ampie aree del die, consentendo una maggiore densità cellulare, che può essere prevista per ridurre i costi. Il test ha anche mostrato un miglioramento della caduta di tensione della piattaforma di oltre il 30% e un vantaggio in frequenza del 6%. Intel ha inoltre ottenuto caratteristiche termiche nel chip di test PowerVia in linea con le densità di potenza più elevate previste dal ridimensionamento logico.
Cosa c’è di nuovo: In un terzo documento che sarà presentato durante il VLSI, il tecnologo Intel Mauro Kobrinsky illustrerà la ricerca di Intel sui metodi più avanzati per implementare PowerVia, come l’abilitazione sia della segnalazione che dell’erogazione di potenza sul lato anteriore o posteriore del wafer.
Portare PowerVia ai clienti prima del settore e continuare a innovare nel futuro è in linea con la lunga storia di Intel di essere la prima a portare sul mercato nuove innovazioni nei semiconduttori, innovando costantemente.
Fonte: Intel, ComputerBase
« fine del comunicato stampa »