Intel a officiellement dévoilé le successeur de nouvelle génération de son produit phare Xe GPU, le Ponte Vecchio, connu sous le nom de pont du Rialto. La nouvelle puce graphique est conçue pour la prochaine génération du segment des centres de données IA et HPC, visant les processeurs CDNA d’AMD et CUDA de NVIDIA.
Dévoilement du GPU Intel Rialto Bridge : successeur du Ponte Vecchio avec 25 % de cœurs en plus, Augmentation des flops, ciblant les GPU AMD et NVIDIA Data Center
Le GPU Intel Rialto Bridge peut être considéré comme une version améliorée de Ponte Vecchio avec plus de cœurs, plus de flops, plus de bande passante et plus de GT/s. Intel n’a pas divulgué beaucoup de détails, mais affirme que Rialto Bridge comportera jusqu’à 160 cœurs Xe. Nous ne savons pas encore s’il s’agit des mêmes cœurs que les GPU Ponte Vecchio actuels ou s’ils sont basés sur une toute nouvelle architecture, mais il semble que ce soit le cas.
Intel Falcon Shores XPU To Push High-Des performances de calcul à l’extrême avec des configurations multi-tuiles de processeur x86 et de GPU Xe, ciblant plus de 5 fois les performances par watt. En faisant évoluer l’architecture Ponte Vecchio et en combinant des tuiles améliorées avec la prochaine technologie de nœud de processus, le pont du Rialto offrira une densité, des performances et une efficacité considérablement accrues, tout en offrant une cohérence logicielle.
Le pont du Rialto d’Intel est nommé après le pont du même nom qui est le plus ancien des quatre ponts enjambant le Grand Canal à Venise, en Italie. Ce fut le cas avec le Ponte Vecchio et il semble que la prochaine génération qui vient après le Rialto portera également le nom d’un pont emblématique. Selon Intel, son GPU Rialto Bridge alimentera la prochaine génération de solutions AI & HPC Data Center tout en visant les accélérateurs AMD CDNA & NVIDIA CUDA.
En termes de spécifications, nous savons seulement que le GPU Rialto Bridge hébergera jusqu’à 160 cœurs Xe dans son tout nouveau facteur de forme OAM v2. Mais outre le dévoilement des spécifications, Intel nous donne également un premier aperçu de la puce elle-même et il y a certaines choses que nous pouvons disséquer. Le plus grand changement apporté au GPU réside dans sa disposition de matrice GPU. Alors que Ponte Vecchio dispose de 16 matrices Xe-HPC, chacune avec 8 cœurs Xe pour un total de 128 cœurs ou 16 384 ALU, le GPU Rialto Bridge est livré avec 8 16 matrices Xe-HPC. Cela devrait donc être 20 cœurs Xe par matrice pour un total de 160 cœurs Xe sur les 8 matrices. Cela arrondit à 20 480 ALU, soit une augmentation de 25 % par rapport à son prédécesseur.
Le reste de la structure du GPU du Pont du Rialto est à peu près le même que le GPU du Ponte Vecchio avec deux tuiles Xe Link, huit tuiles HBM (HBM3) avec quatre piles HBM liées à chaque tuile de calcul (4 matrices Xe HPC), il y a aussi les raidisseurs de matrice passifs situés autour des tuiles de calcul tandis que les tuiles Xe Link et HBM3 sont connectées à la tuile de calcul à l’aide d’une tuile EMIB. L’interconnexion de la puce Foveros est utilisée par la tuile de calcul pour communiquer avec le reste des matrices Xe. Nous ne connaissons pas encore la variation réelle de chaque tuile, mais elle devrait être basée sur le nouveau design Foveros Omni (3e génération). De plus, il semble que la tuile Rambo Cache soit manquante, mais il est fort possible qu’étant donné l’augmentation de la taille du dé de chaque tuile Compute, le cache soit maintenant présenté sur la tuile Compute elle-même plutôt que de la séparer sur sa propre tuile.
Les processeurs Intel Sapphire Rapids HBM’Xeon Scalable’avec 64 Go de mémoire HBM2e offrent jusqu’à 3 fois plus de performances que les Xeons Ice Lake
En ce qui concerne les performances, Intel n’a pas a révélé des chiffres clairs et a seulement déclaré que nous devrions nous attendre à plus de FLOP, de GT/s et d’une bande passante accrue. L’augmentation de la bande passante devrait provenir des matrices de mémoire HBM3 mises à niveau. Les GPU Ponte Vecchio sont déjà équipés de jusqu’à 128 Go de capacités VRAM, ce qui devrait être ce que nous voyons également sur les GPU Rialto Bridge, mais Intel pourrait l’empiler encore plus haut.
Ce qui suit est le Rialto complet d’Intel Configuration de puce de pont que nous pouvons disséquer pour le moment :
8 Xe HPC (interne/externe) 2 Xe Base (interne) 11 EMIB (interne) 2 Xe Link (externe) 8 HBM (externe)
Intel hasn Nous n’avons donné aucune heure de sortie ni aucun détail concernant le nœud de processus du GPU Rialto Bridge, mais il est probable que nous en saurons plus à la mi-2023 lorsqu’il sera échantillonné pour les premiers clients et un lancement qui vise soit fin 2023, soit 1H de 2024.
