Intel Meteor Lake avec cache L4
Le brevet confirme l’utilisation du cache”Adamantine”pour Meteor Lake.
Il s’avère qu’Intel avait déjà déposé un brevet qui pourrait expliquer l’utilisation d’un tel cache. Selon le brevet de décembre 2020, «l’architecture SoC de nouvelle génération», alias Meteor Lake, doit comporter des «caches sur l’emballage». En d’autres termes, le cache Adamantine ferait partie de la tuile de base accessible à tous les éléments constitutifs du SoC de nouvelle génération.
Meteor Lake, Source : Intel
Meteor Lake adoptera pleinement l’architecture hybride combinant cinq tuiles différentes : CPU, SoC, GPU, E/S et tuile de base. Le cache Adamantine offrirait un temps d’accès beaucoup plus rapide que n’importe quel cache typique comme L3, qui fait généralement partie de la tuile CPU.
Comme expliqué par Intel, l’objectif principal du cache L4 est d’améliorer l’optimisation du démarrage et d’augmenter sécurité autour du CPU hôte. De plus, le cache L4 préserverait le cache lors de la réinitialisation, ce qui améliorerait les temps de chargement qui, autrement, devraient passer par tous les cycles de démarrage/réinitialisation.
Les architectures SoC client de nouvelle génération peuvent introduire de grandes sur-caches de paquets, ce qui permettra de nouveaux usages. Le temps d’accès pour le cache L4 (par exemple,”Adamantine”ou”ADM”) peut être bien inférieur au temps d’accès DRAM, qui est utilisé pour améliorer les communications entre le processeur hôte et le contrôleur de sécurité. Des modes de réalisation aident à protéger des innovations dans l’optimisation de démarrage. La valeur est ajoutée pour le silicium haut de gamme avec une mémoire pré-initialisée plus élevée lors de la réinitialisation, ce qui peut entraîner une augmentation des revenus. Avoir de la mémoire disponible à la réinitialisation permet également d’annuler les hypothèses héritées du BIOS et de créer une solution BIOS plus rapide et efficace avec une étape de micrologiciel réduite (par exemple, étape de réinitialisation pré-CPU, étape IBBL et étape IBB) pour les cas d’utilisation d’appareils modernes comme Automotive IVI (en-infodivertissement du véhicule, par exemple, allumer la caméra de recul dans les 2 secondes), robots domestiques et industriels, etc. En conséquence, de nouveaux segments de marché peuvent être disponibles.
Le brevet est attaché à un bloc schéma confirmant clairement qu’il s’agit d’un Meteor Lake avec 2 carottes RWC (Redwood Cove) et 8 CMT (Crestmont). Fait intéressant, la tuile SOC présente également deux cœurs CMT, ce qui a déjà été mentionné par les premières fuites. Cette conception particulière aurait également des graphiques Gen 12.7 Xe avec 64 EU.
Meteor Lake, Source : Intel
Le cache Adamantine a également été mentionné par la loi de Moore est mort dans sa dernière vidéo, qui affirme que le cache pourrait s’étendre en”gigaoctets”, mais il est actuellement testé avec des tailles de 128 Mo à 512 Mo.
Officiellement, Intel Meteor Lake devrait maintenant être lancé au cours du second semestre 2023. Cependant, la société n’a pas confirmé quelle série de Meteor Lake serait introduite d’abord.
Source : Brevet Intel