L4 キャッシュを備えた Intel Meteor Lake
この特許は、Meteor Lake に「Adamantine」キャッシュを使用することを確認しています。
Intel は、そのようなキャッシュの使用を説明する可能性のある特許をすでに申請していたことが判明しました。 2020 年 12 月の特許によると、「次世代 SoC アーキテクチャ」別名 Meteor Lake は「オンパッケージ キャッシュ」を搭載する予定です。つまり、Adamantine キャッシュは、次世代 SoC のビルディング ブロックのいずれかがアクセスできるベース タイルの一部になります。
Meteor Lake、出典: Intel
Meteor Lake は、CPU、SoC、GPU、I/O、ベース タイルの 5 つの異なるタイルを組み合わせたハイブリッド アーキテクチャを完全に採用します。 Adamantine キャッシュは、通常 CPU タイルの一部である L3 などの一般的なキャッシュよりもはるかに高速なアクセス時間を提供します。
Intel が説明したように、L4 キャッシュの主な目的は、ブートの最適化を改善し、パフォーマンスを向上させることです。ホスト CPU 周りのセキュリティ。さらに、L4 キャッシュはリセット時にキャッシュを保持するため、そうでなければすべてのブート/リセット サイクルを経なければならない読み込み時間が改善されます。
次世代のクライアント SoC アーキテクチャでは、大量のオン新しい使用法を可能にするパッケージキャッシュ。 L4 (「Adamantine」または「ADM」など) キャッシュのアクセス時間は、ホスト CPU とセキュリティ コントローラの通信を改善するために使用される DRAM アクセス時間よりもはるかに短い場合があります。実施形態は、ブート最適化の革新を保護するのに役立ちます。リセット時に事前に初期化されたメモリが大きいハイエンド シリコンには付加価値があり、収益の増加につながる可能性があります。また、リセット時にメモリを利用できるようにすることで、従来の BIOS の想定を無効にし、ファームウェア ステージ (CPU リセット前のステージ、IBBL ステージ、IBB ステージなど) を減らして高速で効率的な BIOS ソリューションを作成し、Automotive IVI (-車両インフォテインメント (例: 2 秒以内にリアビュー カメラをオンにする)、家庭用および産業用ロボットなど。したがって、新しい市場セグメントが利用可能になる可能性があります。
特許はブロックに添付されています。 2 つの RWC (Redwood Cove) と 8 つの CMT (Crestmont) コアを備えた Meteor Lake を見ていることを明確に確認する図。興味深いことに、SOC タイルは 2 つの CMT コアを備えていることも示されています。これは、初期のリークで既に言及されていました。この特定の設計には、64 EU の Gen 12.7 Xe グラフィックスも含まれます。
Meteor Lake、出典: Intel
Adamantine キャッシュは、ムーアの法則でも言及されています。 is Dead彼の最新のビデオで、彼はキャッシュが「ギガバイト」に拡大する可能性があると主張していますが、現在、128MB から 512MB のサイズでテストされています。
公式には、Intel Meteor Lake は 2023 年後半に発売される予定です。
出典: インテルの特許