

人工知能(AI)は、2nmノードの後でムーアの法則を維持できますか?

TSMC製造施設内
次の四半期、世界トップのファウンドリであるTSMCは、来年の後半から3nmプロセスノードの大量生産で4nmチップをテストする予定です。 TSMCとSamsungはどちらも、2024年に大量生産される可能性のある2nmプロセスノードに取り組んでいます。特に2nmプロセスノード以降のムーアの法則の将来について懸念があります。
TSMC製造施設内
次の四半期、世界トップのファウンドリであるTSMCは、来年の後半から3nmプロセスノードの大量生産で4nmチップをテストする予定です。 TSMCとSamsungはどちらも、2024年に大量生産される可能性のある2nmプロセスノードに取り組んでいます。特に2nmプロセスノード以降のムーアの法則の将来について懸念があります。
ニューラルネットワークは、時間の経過とともにチップの設計に優れ、「チップ間で一般化することができます。つまり、新しいチップを配置する上で、より良く、より速くなるために、経験から学ぶことができる — チップ設計者は、人間が得るよりも多くの経験を持つ人工エージェントの支援を受けることができるのです。」で、「私たちの方法では、人間の専門家と同等またはそれ以上のチップ フロアプランを 6 時間以内に生成できることを示していますが、人間は最新のアクセラレータで許容できるフロアプランを生成するのに数か月かかります。私たちの方法は、次世代のGoogleTPUを設計するために本番環境で使用されています。」
AIを使用して次のチップを設計することで、プロセスノードを1nm未満に下げるソリューションがもたらされることを期待しています。現在、MirhoseiniとGoldieが指摘しているように、「私たちの方法は、過去の経験を利用して、問題の新しいインスタンスをより良く、より速く解決し、人間の設計者よりも経験豊富な人工エージェントがチップ設計を実行できるようにします。私たちの方法は、次世代のGoogleの人工知能(AI)アクセラレータを設計するために使用され、新しい世代ごとに数千時間の人的労力を節約できる可能性があります。」
<!-OUTBRAINデスクトップタグ->