この投稿は噂としてタグ付けされていることに注意してください。
AMDEPYC「Venice」Zen6の噂
AMDの最初のZen6設計に関するいくつかの非常に初期の噂が浮上しています。
Tom fromムーアの法則は死んでいる共有彼がZen6アーキテクチャの将来のEPYC実装に関して持っているいくつかの初期情報。 AMDが将来のアーキテクチャにZenネーミングを使用し続けるかどうかは不明ですが、漏洩者はこの情報が再確認され、今のところ有効であると主張しています。もちろん、これはAMDが将来ロードマップを変更する可能性を排除するものではありません。
AMDは3DV-Cacheを備えた第3世代EPYCアップデートをリリースしたばかりですが、Zen6アーキテクチャを特徴とするEPYCシリーズはおそらくコードネームが付けられています「ベニス」は3世代後に到着します。したがって、ヴェネツィアはせいぜい2024年の製品であると考えるのが安全です。
ビデオによると、EPYCヴェネツィアは完全に再設計されたL2/L3キャッシュを備えており、HBMの実装に大きく依存します。その段階で、AMDはおそらく3Dダイスタッキングテクノロジーを利用するでしょう。そのため、大きなL3キャッシュとHBMメモリの興味深い組み合わせが互いに連携しているのを目にするかもしれません。
仕様に関しては、それほど多くはありません。既知であるため、Zen6は新しいソケットを使用しており、Turinよりもさらに高速なDDR5メモリバリアントをサポートしている可能性があります。明らかなことは、EPYC 7006シリーズは200を超えるコアを備えている必要があることです。これは、Zen5ベースのEPYCですでに噂されています。
RUMOREDAMDEPYCプロセッサシリーズの仕様VideoCardz7003「Milan」 2024/2025 Architecture7nm Zen35nm Zen45nm Zen4cZen5 Zen6 SocketSP3（LGA4094）SP5（ LGA-6096）SP5（LGA-6096）SP5（LGA-6096） TBC モジュール/チップレット8xCCD+1xIOD12xCCD + 1xIOD12xCCD + 1xIODTBC TBC 最大コア
64C/128T
96C/192T
128C/256T
256C/512T
256C +/512T
最大クロックTBCTBCTBCTBC L2キャッシュ/コア0.5MB1MBTBCTBC TBC L3キャッシュ/CCX32MB/96 MB（*）32 MBTBCTBC TBC メモリチャネル
8チャネル
12チャネル
12チャネル
12チャネル
TBC メモリサポート
DDR4-3200
DDR5-5200
DDR5-5200
DDR5-6000
TBC PCIeレーン
128xGen4
128x Gen5
TBCTBC TBC 最大cTDPTBCTBC
出典:
次の動画にはタイムスタンプが付けられています
VIDEO
[ムーアの法則は死んだ]AMDEPYCベニスZEN6リーク、ラブレースパワーセグメント、AMD ZEN 4、IntelARC発売| 4月のルーズエンド（3,929ビュー）