Intelはその主力製品の後継機を正式に発表しましたXe GPU、ヴェッキオ橋、リアルト橋として知られています。新しいグラフィックスチップは、AMDのCDNAおよびNVIDIAのCUDAプロセッサを対象とした次世代のAIおよびHPCデータセンターセグメント向けに設計されています。
Intel Rialto Bridge GPUが発表されました:25％多くのコアを備えたPonteVecchioの後継フロップの増加、AMDおよびNVIDIAデータセンターGPUのターゲット化
Intel Rialto Bridge GPUは、より多くのコア、より多くのフロップ、より多くの帯域幅、およびより多くのGT/sを備えたPonteVecchioのアップグレードバージョンと見なすことができます。 Intelは多くの詳細を明らかにしていないが、リアルト橋は最大160のXeコアを搭載すると主張している。これらが現在のPonteVecchioGPUと同じコアなのか、まったく新しいアーキテクチャに基づいているのかはまだわかりませんが、後者が当てはまるようです。
Intel Falcon Shores XPU To Push High-マルチタイルx86CPUおよびXeGPU構成で、ワットあたり5倍以上のパフォーマンスをターゲットにしたパフォーマンスコンピューティング
本日、この強力なデータセンターGPUの後継機種であるRialtoBridgeを発表します。 。ヴェッキオ橋のアーキテクチャを進化させ、強化されたタイルを次のプロセスノードテクノロジーと組み合わせることで、リアルトブリッジは、ソフトウェアの一貫性を提供しながら、密度、パフォーマンス、効率を大幅に向上させます。
Intelのリアルトブリッジの名前はイタリアのヴェッキオ橋の大運河に架かる4つの橋の中で最も古い同じ名前の橋の後。ヴェッキオ橋もそうだった。リアルトにちなんで登場する次の世代も、象徴的な橋にちなんで名付けられるようだ。 Intelによると、そのRialto Bridge GPUは、AMDCDNAおよびNVIDIACUDAアクセラレータを目指しながら、次世代のAIおよびHPCデータセンターソリューションを強化します。
仕様に関しては、 Rialto Bridge GPUが、新しいOAMv2フォームファクターに最大160個のXeコアを収容することだけを知っています。しかし、スペックの発表に加えて、Intelはチップ自体の最初の外観も提供しており、分析できることがいくつかあります。 GPUの最大の変更点は、GPUダイのレイアウトにあります。ヴェッキオ橋には16個のXe-HPCダイがあり、それぞれに8個のXeコアがあり合計128コアまたは16,384個のALUがありますが、リアルトブリッジGPUには8個の16個のXe-HPCダイが付属しています。したがって、8つのダイで合計160のXeコアになるため、ダイごとに20のXeコアになるはずです。これは20,480ALUに切り上げられ、前任者より25％増加します。
リアルトブリッジGPU構造の残りの部分は、2つのXeリンクタイルと8つのHBMタイルを備えたPonteVecchioGPUとほぼ同じです。 （HBM3）各計算タイルに4つのHBMスタックが接続されています（4つのXe HPCダイ）。XeリンクとHBM3タイルがEMIBタイルを使用して計算タイルに接続されている間、計算タイルの周囲にパッシブダイ補強材もあります。 Foverosチップ相互接続は、ComputeTileが残りのXeダイと通信するために使用されます。各タイルの実際のバリエーションはまだわかりませんが、新しいFoveros Omni（3rd Gen）デザインに基づいている必要があります。また、Rambo Cacheタイルが欠落しているように見えますが、各Computeタイルのダイサイズが大きくなっていることを考えると、キャッシュは、独自のタイルで分離するのではなく、Computeタイル自体で機能するようになっている可能性があります。
64GBのHBM2eメモリを搭載したIntelのSapphireRapidsHBM「XeonScalable」CPUはIceLakeXeonの最大3倍のパフォーマンス向上を提供
パフォーマンスに関しては、Intelはそうではありません明確な数値を明らかにし、より多くのFLOP、GT/s、および帯域幅の増加を期待する必要があると述べただけです。帯域幅の増加は、アップグレードされたHBM3メモリダイによるものである必要があります。 Ponte VecchioGPUにはすでに最大128GBのVRAM容量が搭載されているため、Rialto Bridge GPUでも見られるはずですが、Intelはそれをさらに積み上げることができます。
以下は完全なIntelRialtoです。現時点で分析できるブリッジダイ構成:
8 Xe HPC（内部/外部）2 Xeベース（内部）11 EMIB（内部）2 Xeリンク（外部）8 HBM（外部）
Intel hasn Rialto Bridge GPUのプロセスノードに関するリリース時間や詳細は示されていませんが、最初の顧客にサンプリングされ、2023年後半または1Hに向けて発売される2023年半ばに詳細が聞かれる可能性があります。